基于FPGA的三相SPWM的設(shè)計(jì)及其優(yōu)化
關(guān)鍵詞：可編程器件;脈寬調(diào)制;變頻調(diào)速;正弦波
目前,變頻調(diào)速一般采用微處理器和專(zhuān)用芯片來(lái)實(shí)現(xiàn)。但是普通的專(zhuān)用芯片運(yùn)算速度受微處理器系統(tǒng)時(shí)鐘影響,且開(kāi)發(fā)周期長(zhǎng),硬件調(diào)試不方便[1]。隨著微電子技術(shù)和EDA軟件的發(fā)展,出現(xiàn)的FPGA幾乎克服了所有這些不足,所以本設(shè)計(jì)采用了FPGA方案。
三相SPWM的產(chǎn)生一般可以通過(guò)三相相位上互差120°的正弦波與三角波比較來(lái)實(shí)現(xiàn)。三相正弦表可以由三個(gè)獨(dú)立的相位互差120°的正弦表組成,這在設(shè)計(jì)思路上是簡(jiǎn)單的,但實(shí)際中卻有很大的浪費(fèi)。
目前有人采用了分時(shí)復(fù)用的方法來(lái)減少三相正弦表所占用的邏輯門(mén)[1]。從正弦波的波形可以看出,正弦波具有很好的對(duì)稱(chēng)性,還能對(duì)正弦表再進(jìn)行優(yōu)化。
因此,本文提出了利用分時(shí)復(fù)用以及正弦波的對(duì)稱(chēng)性,對(duì)三相正弦表進(jìn)一步優(yōu)化,以進(jìn)一步減少正弦表所占用的邏輯門(mén),提高FPGA的利用率。 1 數(shù)據(jù)的合成
數(shù)據(jù)合成由分時(shí)復(fù)用電路和運(yùn)算電路兩部分組成。通過(guò)分時(shí)復(fù)用,使得所需的正弦表減少到原來(lái)的1/3,即產(chǎn)生三相正弦波只需一個(gè)正弦表。運(yùn)算電路利用正弦波的對(duì)稱(chēng)性,使得實(shí)現(xiàn)一個(gè)完整周期的正弦波只需1/4周期的正弦表。兩者結(jié)合,從而完成三相正弦波只需一個(gè)1/4周期的 正弦表,達(dá)到最大程度的節(jié)省資源的目的。
1.1 分時(shí)復(fù)用原理及其應(yīng)用
分時(shí)復(fù)用的原理是各路信號(hào)占用同一信道的不同時(shí)間間隙進(jìn)行信號(hào)傳輸。具體到本電路就是利用對(duì)正弦表尋址的高速度,使一個(gè)正弦表在不同時(shí)間段查詢(xún)不同相的正弦波的幅值,以達(dá)到減少正弦表所占用的FPGA資源的目的。
電路的具體實(shí)現(xiàn)：三路在相位上互差120°的地址數(shù)據(jù)并行輸入,通過(guò)一個(gè)三選一的選擇器來(lái)進(jìn)行選擇,選擇器的控制端接三進(jìn)制的計(jì)數(shù)器[1]。如,計(jì)數(shù)器為0時(shí),輸出的是A相的地址。計(jì)數(shù)器為1時(shí),輸出的是B相的地址。計(jì)數(shù)器為2時(shí),輸出的是C相的地址。因此只要使輸入的三相地址周期性變化,就實(shí)現(xiàn)了并行輸入的三相地址數(shù)據(jù)在時(shí)間上形成了連續(xù),也就實(shí)現(xiàn)了三相地址數(shù)據(jù)的合成。這樣就可以利用一個(gè)正弦表來(lái)得到三相的正弦值。把正弦表減少到?jīng)]有采用分時(shí)復(fù)用時(shí)的1/3。該部分電路的仿真波形如圖1所示。圖中ADDA,ADDB,ADDC分別為A相,B相和C相的相位值。ADDRESS為合成一路后的相位值。
1.2 正弦波的對(duì)稱(chēng)性及其應(yīng)用
點(diǎn)擊此處查看全部新聞圖片
由正弦**形可知,正弦波具有很好的對(duì)稱(chēng)性。π/2～π的幅值大小與0～π/2的幅值大小相同,只是他們?cè)跁r(shí)間上出現(xiàn)的順序剛好相反。π～3π/2的幅值與0～π/2的幅值的絕對(duì)值相同,極性相反。3π/2～2π部分的幅值與π～3π/2的大小相等,只是時(shí)間上出現(xiàn)的順序相反。因此,根據(jù)正弦波的對(duì)稱(chēng)性,只在正弦表ROM中存有相位0～π/2時(shí)的幅值。利用0～π/2相位時(shí)的幅值產(chǎn)生完整的正弦**形。 產(chǎn)生正弦波首先需要對(duì)正弦表進(jìn)行尋址,把量化的相位值轉(zhuǎn)化為對(duì)應(yīng)的量化的幅值。由于正弦表ROM中僅存有相位0～π/2時(shí)的幅值,而π/2～π,3π/2～2π的絕對(duì)值與相位0～π/2的幅值在時(shí)間上出現(xiàn)的順序相反,因此,要獲得π/2～π,3π/2～2π的幅值必須對(duì)相位0～π/2時(shí)的幅值進(jìn)行反向?qū)ぶ�。反相尋址通過(guò)地址輸入矢量取反來(lái)實(shí)現(xiàn)［2］。本設(shè)計(jì)把周期2π量化為8位,即對(duì)一個(gè)正弦波周期進(jìn)行256次取樣。因此對(duì)0～π/2相位尋址所需的地址線為64條。ADDRESS定義為STD＿LOGIC＿VECTOR(7DOWNTO0),A
