低功耗橋接解決方案演繹技術(shù)新潮流
低功耗橋接解決方案演繹技術(shù)新潮流
LowPowerBridging Solutions
QuickLogic公司 大中國(guó)區(qū)總經(jīng)理 王家緒
FPGA以其設(shè)計(jì)靈活,易于修改,且沒有掩膜成本,沒有最小訂單數(shù)量限制的特性受到廣大系統(tǒng)設(shè)計(jì)人員的青睞。然而,系統(tǒng)設(shè)計(jì)人員也面臨著諸多挑戰(zhàn),諸如：如何對(duì)新標(biāo)準(zhǔn)和附加功能進(jìn)行匹配、如何解決功耗和帶寬問題等。只有真正解決了這些問題,才能最大限度地發(fā)揮FPGA的優(yōu)勢(shì)。
設(shè)計(jì)人員面臨的挑戰(zhàn)
系統(tǒng)設(shè)計(jì)人員面臨的難題之一是各種器件之間的互不匹配。處理器局部總線、PCI總線、CF卡、Utopia,以及其他器件都采用各自的協(xié)議標(biāo)準(zhǔn),讓單一器件同時(shí)支持各種接口標(biāo)準(zhǔn)是設(shè)計(jì)工程師的迫切需要。同時(shí)芯片間接口新標(biāo)準(zhǔn)的層出不窮、附加功能的多樣性,使現(xiàn)有產(chǎn)品在滿足新接口標(biāo)準(zhǔn)的升級(jí)中遇到了挑戰(zhàn)。
更重要的是,在產(chǎn)品升級(jí)的過程中,降低功耗已經(jīng)成為整個(gè)設(shè)計(jì)流程的迫切要求。
因此,如何有效地解決接口多樣性帶來的橋接問題和如何實(shí)現(xiàn)低功耗是器件提供商面臨的巨大挑戰(zhàn)。
本文以Quicklogic的Eclipse II系列為例來說明低功耗的橋接解決方案。
超低功耗的可編程邏輯
Eclipse II是超低功耗工業(yè)溫度標(biāo)準(zhǔn)級(jí)FPGA器件,適用于需要在工業(yè)溫度范圍內(nèi)運(yùn)行的各種應(yīng)用。系統(tǒng)容量從4.7萬(wàn)到32萬(wàn)門,在知識(shí)產(chǎn)權(quán)保護(hù)方面,其IP竊取安全保護(hù)功能可以對(duì)設(shè)計(jì)者的設(shè)計(jì)進(jìn)行妥善保護(hù),使之免受設(shè)計(jì)竊取行為和逆向設(shè)計(jì)的困擾。極低的功耗是Eclipse II系列的一大特色,它采用_Watt超低功耗技術(shù),實(shí)現(xiàn)了超低動(dòng)態(tài)功耗,待機(jī)電流低至14(A,在功耗方面大大優(yōu)于CPLD和以往的FPGA器件。由于最大限度降低了功耗,使用該器件的系統(tǒng)發(fā)熱量更小、使用的電池組也更小,系統(tǒng)體積和重量分別得到縮小和減輕,而且容易滿足散熱要求。
作為單芯片解決方案,Eclipse II系列具有瞬間導(dǎo)通能力,無(wú)需外部配置存儲(chǔ)器。其所有可編程器件都內(nèi)置了SRAM（可配置為FIFO或雙端口RAM）,因而它們比沒有內(nèi)置SRAM的CPLD更能滿足橋接不同的接口標(biāo)準(zhǔn)的需求。
低功耗設(shè)計(jì)的工具
為了真正在設(shè)計(jì)中實(shí)現(xiàn)低功耗能力,可以使用QuickLogic提供的包括全面整合的QuickWorks(r)設(shè)計(jì)開發(fā)軟件包、硬件開發(fā)工具和服務(wù)。比如說,PowerAware Placer、Power Calculator及Power Simulator可以幫助設(shè)計(jì)人員規(guī)劃和測(cè)量實(shí)際功耗;低功耗參考設(shè)計(jì)工具集（RDK）可以用于開發(fā)原型;以及多種側(cè)重于低功耗應(yīng)用的IP可以縮短產(chǎn)品設(shè)計(jì)周期。
RDK包括低功耗評(píng)估板、軟件工具和技術(shù)支持服務(wù)。我們可以利用低功耗RDK測(cè)試FPGA外圍的固化功能,同時(shí)簡(jiǎn)便地驗(yàn)證自己的IP;還可以使用低功耗RDK測(cè)量實(shí)際芯片的設(shè)計(jì)性能和功耗,以確保芯片完全滿足設(shè)計(jì)目標(biāo)。工具中先進(jìn)的Power Calculator（功率計(jì)算器）能夠自動(dòng)地計(jì)算設(shè)計(jì)消耗的近似功率。
>
