CPLD在合成孔徑雷達目標(biāo)模擬視頻板設(shè)計中的應(yīng)用
摘 要：本文介紹了一種合成孔徑雷達目標(biāo)模擬視頻板卡的設(shè)計實例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實現(xiàn)。由于采用該器件,簡化了電路設(shè)計,減小了設(shè)備體積,同時也使設(shè)備的可靠性和設(shè)計的靈活性大大提高。
關(guān)鍵詞：合成孔徑雷達;FPGA/CPLD;PCI接口;乒乓結(jié)構(gòu)
引言
合成孔徑雷達(Synthetic Aperture Radar,簡稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運動補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處理來說,僅有目標(biāo)的原始數(shù)據(jù)是不夠的,還必須獲得雷達和載機的參數(shù),例如時鐘頻率,回波延遲時間等,而且所設(shè)計的接口板卡必須具備完成PCI卡參數(shù)交互和數(shù)據(jù)傳送的功能。
本系統(tǒng)采用Altera公司的CPLD并配以開發(fā)軟件,可在計算機上進行各種電路設(shè)計和修改,并可對電路特性進行仿真模擬,最后將設(shè)計方案下載到該器件中,這樣可實現(xiàn)高度集成和精確的電路設(shè)計,降低設(shè)計成本,提高設(shè)計效率和電路的可靠性。
系統(tǒng)結(jié)構(gòu)
本系統(tǒng)主要由PCI控制器、CPLD邏輯控制器、FIFO存儲器、兩路雙端口ADC以及二選一低通濾波器組成。系統(tǒng)原理如圖1所示,其工作過程為：首先存儲在硬盤的數(shù)據(jù)在驅(qū)動程序控制下調(diào)入內(nèi)存,之后通過PCI總線送入PCI9056的內(nèi)部FIFO存儲器,然后轉(zhuǎn)送至視頻卡中的FIFO存儲器。每一組存儲于FIFO的16k×32bit數(shù)據(jù)對應(yīng)一個雷達回波I/Q信號。之后在外同步信號SOT的作用下,按外部時鐘CLK的驅(qū)動速率將數(shù)據(jù)直接送入兩路8位DAC。由DAC輸出I/Q模擬信號經(jīng)二選一低通濾波器輸出至50W I/Q視頻端口,完成數(shù)據(jù)傳送與轉(zhuǎn)換任務(wù)�；夭�數(shù)據(jù)傳輸前,先進行預(yù)處理,調(diào)整數(shù)據(jù)結(jié)構(gòu),使其成為32位、包括2字節(jié)I和2字節(jié)Q信號。數(shù)據(jù)采用高速的DMA傳輸方式送至PCI9056,并將數(shù)據(jù)寫入32位FIFO,進而分別送到兩個DAC。本設(shè)計中的DAC采用乒乓結(jié)構(gòu),工作頻率為輸入時鐘的2倍。通過這種機制,使PCB板傳輸?shù)男盘栴l率降為原采樣頻率的1/2,這有利于選用電平轉(zhuǎn)換和倍頻器等相關(guān)器件。數(shù)據(jù)經(jīng)過D/A轉(zhuǎn)換后,由CPLD選通相應(yīng)的濾波器(控制信號來自于系統(tǒng)寫入CPLD的工作方式字和延時控制字)。
主要電路組成與設(shè)計原理
PCI接口設(shè)計
本設(shè)計的PCI接口采用PLX公司的專業(yè)總線接口芯片PCI9056,它是32位、66MHz的PCI總線主控I/O加速器,適用于通用的32位、66MHz的局部總線設(shè)計。根據(jù)系統(tǒng)要求,70MHz采樣的數(shù)據(jù)點共有4096個(8k), 210MHz采樣的數(shù)據(jù)點共有8192個(16k),雷達脈沖重復(fù)頻率一般在50~2000Hz之間,按照最大數(shù)據(jù)吞吐量來計算,在500ms的時間內(nèi)要通過PCI總線傳完16k個數(shù)據(jù), 因此I、Q信號一路數(shù)據(jù)傳送速率16k÷(500×10-6)=32MB/s
