基于DSP+FPGA的高速數(shù)字信號處理平臺
2004年10月B版
摘 要:本文介紹了一種高速數(shù)字信號處理平臺的實現(xiàn)方案,主要是基于FPGA+DSP的結(jié)構(gòu)來實現(xiàn)高速數(shù)字信號處理。該方案采用先進(jìn)的FPGA和DSP芯片,借鑒了軟件無線電的思想,通過DSP芯片對FPGA芯片的動態(tài)配置來實現(xiàn)具有通用性、可擴(kuò)充性的硬件平臺,并對其硬件結(jié)構(gòu)和軟件工作流程進(jìn)行了闡述。
關(guān)鍵詞: 軟件無線電;動態(tài)配置;FPGA;DSP
引言
隨著科學(xué)技術(shù)的快速發(fā)展,人們對信息的需求越來越大,對信息的處理速度也越來越快。信號處理理論與技術(shù)的飛速發(fā)展直接導(dǎo)致A/D、D/A、FPGA及DSP等電子集成產(chǎn)品的高速發(fā)展與更新,使許多復(fù)雜、高速的信號處理運算的實現(xiàn)成為可能。數(shù)字信號處理技術(shù)已在通信、信息、電子、自動控制、航天及軍事等領(lǐng)域中得到廣泛應(yīng)用。
以現(xiàn)代通信理論為基礎(chǔ),以數(shù)字信號處理為核心的軟件無線電技術(shù)是近幾年通信與電子領(lǐng)域最引人注目的話題。軟件無線電技術(shù)突破了以功能單一、可擴(kuò)充性差的硬件為核心的設(shè)計局限性,強調(diào)以開放性、擴(kuò)充性和軟件編程硬件為通用平臺,利用系統(tǒng)可升級、可重復(fù)配置來實現(xiàn)多功能的設(shè)計。動態(tài)配置技術(shù)為同一硬件平臺上實現(xiàn)不同的功能需求、不同的工作模式提供了可能。
本文介紹一種高速數(shù)字信號處理平臺的實現(xiàn)方案,該方案借鑒了軟件無線電的思想,通過FPGA和DSP芯片來構(gòu)造一個具有通用性、可擴(kuò)充性、靈活的多功能高速數(shù)字信號處理平臺。該平臺通過動態(tài)配置可以進(jìn)行多模式工作,能夠應(yīng)用在無線接收、衛(wèi)星接收、圖象處理和信號分析等多個領(lǐng)域。
總體硬件框架
圖1為本文要介紹的高速數(shù)字信號處理平臺的硬件框圖,主要包括五個功能塊：高速A/D及D/A變換、超大規(guī)模FPGA芯片、高速DSP芯片、程序與數(shù)據(jù)存儲器、FPGA完成的接口模塊。其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心,用來完成高速數(shù)字信號處理算法。下面就如圖所示的各部分作介紹。
高速A/D及D/A變換
高速的數(shù)字信號處理需要A/D器件具有較高的采樣速率和工作帶寬,同時為適應(yīng)復(fù)雜的電磁環(huán)境和特殊的系統(tǒng)要求,器件還應(yīng)具有較大的信噪比動態(tài)范圍。這就要求A/D器件同時具有高的采樣速率和大的比特分辨數(shù),因為這兩項性能指標(biāo)直接影響輸出信號的信噪比動態(tài)范圍,三者的關(guān)系如下式：
式中：SNR為輸出信號的信噪比;B為比特分辨數(shù),即A/D的轉(zhuǎn)換位數(shù);為采樣速率;輸入模擬信號的最高頻率。本文介紹的高速數(shù)字信號處理平臺的A/D轉(zhuǎn)換器采用AD9235芯片,轉(zhuǎn)換位數(shù)為12比特,采樣率最高可達(dá)65MSPS;D/A轉(zhuǎn)換器采用AD9765芯片,輸入數(shù)據(jù)率可達(dá)125MSPS,轉(zhuǎn)換位數(shù)為12比特。
高速DSP芯片
本文設(shè)計的高速數(shù)字信號處理平臺中采用的DSP芯片為——TI公司的TMS320C6203B芯片,由于TMS320C6000系列芯片的開發(fā)環(huán)境比較完善,特別是C語言的編譯可以達(dá)到很高效率,因此對縮短軟件開發(fā)周期很有利;同時TMS320C6000系列芯片速度高,可以應(yīng)付復(fù)雜的數(shù)字信號處理技術(shù)。TMS320C6203B芯片的核電壓為1.5V,采用的I/O電壓為3.3V,需要雙電壓供電。設(shè)計中采用的供電芯片為TI公司的TPS70348芯片,該芯片5V輸入,1.5V和3.3V雙電壓輸出,專為DSP和FPGA等需求設(shè)計。供電的示意圖如圖2所示。
