MentorGraphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境
華為早在上個世紀90年代就認識到SoC的功能驗證比傳統(tǒng)的ASIC的功能驗證更具有挑戰(zhàn)性,需要付出更多的仿真努力,同時產(chǎn)品的開發(fā)周期也更短,更具有挑戰(zhàn)性。通過Seamless,可以在產(chǎn)品開發(fā)的初期就建立軟硬件協(xié)同驗證的環(huán)境,從而達到增強和加速SoC功能驗證的過程。
“通過與Mentor建立SoC驗證的技術(shù)伙伴關(guān)系,旨在提高我們仿真和調(diào)試SoC芯片的功能驗證技術(shù),能夠幫助我們滿足日益緊迫的產(chǎn)品開發(fā)周期,使得我們在流片前對SoC芯片的功能實現(xiàn)更加具有信心�！比A為公司上海研發(fā)中心負責人表示：“基于Seamless的軟硬件協(xié)同驗證環(huán)境將被應用到更多的新項目,而且這些項目的驗證,不僅僅利用Seamless來完成軟硬件接口問題的調(diào)試,還要利用Seamless進行SoC芯片的性能瓶頸分析和嵌入式軟件執(zhí)行的優(yōu)化”。
基于Seamless的軟硬件協(xié)同驗證環(huán)境具有以下特點：
加速仿真
Seamless提供高質(zhì)量的CPU仿真模型,一方面這些CPU的仿真模型由CPU廠商保證其正確性和完備性;另一方面,由于這些模型是基于指令的仿真引擎而不是RTL或netlist實現(xiàn),仿真速度要比傳統(tǒng)上基于HDL的仿真快幾個數(shù)量級。
高效的軟件調(diào)試能力
指令集仿真器包括一個高級語言層次的調(diào)試器,運行設計者通過對C或者是宏匯編語言的調(diào)試,而不再僅僅通過HDL仿真器的結(jié)果來推斷問題。就像軟件工程師日常調(diào)試的環(huán)境一樣,變量和指針的值都可以被偵察。
信號的觀測能力
HDL仿真器比FPGA驗證和樣片調(diào)試手段提供了更加強大的信號觀測能力。所有的信號的變化都是基于時序而精確的。調(diào)試者可以通過設置斷點、觸發(fā)條件來進行有效的調(diào)試。
