基于FPGA的誤碼測試儀
摘 要： 本文提出了一種基于FPGA的誤碼測試方案,并在FPGA上實現(xiàn)了其功能。該方案不僅納入了“同步保護(hù)”的思想,同時對誤碼率量級的判斷也提出了一種簡化而又可行的方法。
關(guān)鍵詞： 誤碼測試;FPGA;m序列;同步
在數(shù)字通信系統(tǒng)中,為了檢測系統(tǒng)的性能,通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。誤碼分析儀給工程實際應(yīng)用帶來了極大的便利,比如它有豐富的測試接口和測試內(nèi)容,并能將結(jié)果直觀、準(zhǔn)確的顯示出來。但是它的價格昂貴,并且通常需要另加外部輔助長線驅(qū)動電路才能與某些系統(tǒng)接口適配。這些都嚴(yán)重的制約了通用誤碼儀在實際中的應(yīng)用。
基于工程的需要和實際應(yīng)用中的困難性,本文提出一個基于FPGA的多功能誤碼測試方案。芯片采用Altera公司的ACEX1K家族的EP1K50。
誤碼測試
圖1就是系統(tǒng)框圖。
該誤碼儀由發(fā)送端、接收端,以及接口模塊等部分組成。發(fā)送端產(chǎn)生測試的比特流,作為通信系統(tǒng)的信源數(shù)據(jù)通過接口模塊發(fā)送出去,另外它還有誤碼插入功能;接收端模塊從數(shù)據(jù)接口中接收通信系統(tǒng)輸出的比特流,并將它與本地產(chǎn)生的,與發(fā)端形式相同的比特流進(jìn)行比較,進(jìn)行誤碼統(tǒng)計,從而完成誤碼測試功能。
發(fā)送端
在發(fā)送端要產(chǎn)生替代通信信源的碼序列,那么究竟應(yīng)該選擇什么樣的碼作為測試碼呢？這類碼序列的最重要的特征是具有近似于隨機(jī)信號的性能。也可以說具有噪聲近似的性能。但是,真正的隨機(jī)信號和噪聲是不能重復(fù)再現(xiàn)和產(chǎn)生的。所以只能產(chǎn)生一種周期性的脈沖信號來近似隨機(jī)噪聲的性能,這稱之為偽隨機(jī)序列或PN碼。本方案中就采用m序列作為測試碼,雖然它是周期信號,但它具有類似于隨機(jī)信號較好的自相關(guān)特性。
發(fā)送端另外一個重要的功能是實現(xiàn)誤碼插入。也就是人為的在發(fā)送序列中插入已知插入頻率的誤碼信號,然后在接收端檢測這些誤碼,最后可以將檢測的結(jié)果與發(fā)送端已知的插入頻率進(jìn)行比較,以判斷通信系統(tǒng)的誤碼性能。這也是檢測通信系統(tǒng)性能的重要方法之一。在此可以通過一個受時鐘控制的反向器實現(xiàn)這一功能。將傳輸?shù)哪骋粋�碼通過反向器,也就是強(qiáng)制它變?yōu)橐粋�比特的誤碼,改變反向器的時鐘控制信號就可以實現(xiàn)對誤碼插入率的控制。
