CadenceDesign Systems日前發(fā)布了兩種針對0.13微米及以下工藝IC設(shè)計(jì)的新產(chǎn)品,并宣布了三個(gè)成功客戶設(shè)計(jì)案例。CadenceSoCEncounter是為規(guī)模至三千萬門的大型片上系統(tǒng)(SoC)設(shè)計(jì)提供的從前端到后端完整層次化IC實(shí)現(xiàn)解決方案。Cadence First Encounter Ultra提供了虛擬原型、物理綜合和全芯片層次化預(yù)布局及物理布局。Cadence已收到來自重要的SoC客戶的訂單并已交付Encounter產(chǎn)品,這些客戶包括Agere Systems、CoSine Communications和ToshibaAmerica Electronic Components。
這兩種新產(chǎn)品融合了SPCFirst Encounter的虛擬原型和層次化分塊能力,Cadence Physically Knowledgeable Synthesis(PKS),以及Cadence CeltIC的信號(hào)完整性技術(shù)。First Encounter Ultra是專門為高端ASIC設(shè)計(jì)人員和使用第三方布線工具的客戶而設(shè)計(jì)的,使得他們的設(shè)計(jì)能得到滿足時(shí)序要求的布局信息。SoC Encounter提供了完整的層次化RTL-GDSII解決方案,融合了First Encounter與Cadence Silicon Ensemble-PKS(SE-PKS)的技術(shù)。
Cadence中國分公司總經(jīng)理劉巖先生介紹了推出SoC ENCOUNTER的背景,其一就是Cadence基于迎合業(yè)界超大客戶對于0.18微米、0.13微米新工藝的需求,配合最先進(jìn)的IC設(shè)計(jì)技術(shù);其二就是針對Synopsys收購Avant!的行動(dòng),采取了相應(yīng)的措施,在去年12月收購了Silicon Perspective Corporation(SPC)公司,取得競爭的優(yōu)勢。SPC在虛擬原型方面有專長,SPC和Cadence的SoC實(shí)現(xiàn)工具結(jié)合在一起是面向最新設(shè)計(jì)的優(yōu)秀解決方案,便于用戶更快地完成大規(guī)模的芯片設(shè)計(jì)。
來自Cadence總部負(fù)責(zé)Encounter系列產(chǎn)品營銷的總監(jiān)Ashutosh Mauskar先生講解了SoC Encounter的特點(diǎn)及主要功能。
帶有虛擬原型的層次化片上系統(tǒng)設(shè)計(jì)流程
SoC Encounter采用層次化設(shè)計(jì)功能將芯片分割成多個(gè)小塊,以便單獨(dú)進(jìn)行設(shè)計(jì),再重新進(jìn)行組裝。SoC Encounter首先讀入RTL或門級網(wǎng)表,并快速構(gòu)建可準(zhǔn)確代表最終芯片(包括時(shí)序、布線、芯片大小,功耗和信號(hào)完整性)的芯片“虛擬原型”。通過使用物理虛擬原型功能,設(shè)計(jì)師可以快速驗(yàn)證物理可行性并在邏輯上進(jìn)行必要更改。
First Encounter能快速生成準(zhǔn)確的物理設(shè)計(jì)“原型”,原型可以快速反饋芯片性能與完整可行的功能和物理層版圖。采用這個(gè)物理原型,工程師在進(jìn)行前端設(shè)計(jì)時(shí)就可以考慮到他們的實(shí)現(xiàn)細(xì)節(jié)對芯片性能和物理可實(shí)現(xiàn)性的影響。而且,后端工程師也能生成可以Signoff的經(jīng)過優(yōu)化的整體規(guī)劃和布局;只需花費(fèi)使用傳統(tǒng)物理設(shè)計(jì)工具時(shí)的一小部分時(shí)間。
First Encounter同時(shí)提供全層次物理設(shè)計(jì)架構(gòu)。它包括能自動(dòng)生成模塊(block)輸入(如pin分配和時(shí)序預(yù)算);生成頂層實(shí)現(xiàn)(如芯片級時(shí)鐘樹綜合、電源設(shè)計(jì)和自動(dòng)buffer插入)。如果與傳統(tǒng)的模塊實(shí)現(xiàn)流程結(jié)合,First Encounter提供一個(gè)完整的層次設(shè)計(jì)解決方案,可以自適應(yīng)包含上百萬門的設(shè)計(jì)和上百個(gè)宏單元的設(shè)計(jì)。