Cadence公布工業(yè)界第一個完整的針對千兆位速度的PCB系統(tǒng)設(shè)計環(huán)境
現(xiàn)在,工程師終于第一次擁有了設(shè)計和實現(xiàn)千兆位串行接口高速PCB系統(tǒng)的集成環(huán)境,可以分析和約束驅(qū)動完成跨越芯片,封裝及PCB板三個系統(tǒng)層面的差分信號互連。這一強大的功能帶領(lǐng)計算機和網(wǎng)絡(luò)公司走上設(shè)計一次成功之路
其它可以提高生產(chǎn)效率的優(yōu)點如下：
支持堆疊式芯片（stacked-die）系統(tǒng)封裝自動設(shè)計的新功能
統(tǒng)一的,自動生成,檢驗和管理新元件庫的環(huán)境
動態(tài),實時的覆銅及編輯功能
針對信號完整性模型驗證的高級分析功能
Cadence公司負(fù)責(zé)PCD系統(tǒng)部門的副總裁Charlie Giorgetti說“千兆位速度的互連技術(shù),使得系統(tǒng)設(shè)計者可以滿足市場上不斷增長的帶寬的需求,同時也帶來了PCB板以及IC封裝設(shè)計上的革命,工程師們正面臨著前所未有的信號完整性,時序以及布線的問題,迫使他們關(guān)注不同的設(shè)計領(lǐng)域,從IC封裝到PCB板級去考慮,從I/O單元到I/O單元之間的高速信號互連�！�
設(shè)計千兆位的串行接口
千兆位串行接口設(shè)計成功的關(guān)鍵是在整個設(shè)計流程中生成,約束,分析和管理差分信號。Allegro布局布線工具和SpecctraQuest信號完整性分析工具提供了在統(tǒng)一的約束管理系統(tǒng)中定義一組完善的設(shè)計規(guī)則并以此去驅(qū)動布局布線的功能,從而幫助設(shè)計工程師縮短設(shè)計周期,減少大量的設(shè)計重復(fù)工作,使得設(shè)計可以一次成功。
針對堆疊式片芯設(shè)計和分析的高級封裝解決方案。
越來越多的制造廠商為了減少產(chǎn)品的管腳數(shù),集成不同的工藝及縮短上市時間,開始轉(zhuǎn)向system-in-package(SIP)技術(shù),由此使得設(shè)計一體化的片芯堆疊封裝變得越來越具有吸引力。Cadence Advanced Package Designer工具提供一個新的多片芯堆疊設(shè)計和編輯環(huán)境,并且提供自動的間合線生成功能,從而加快設(shè)計的過程,幫助制造商迅速實現(xiàn)產(chǎn)品的大批量生產(chǎn)。
ChipPAC公司全球設(shè)計和制造部門副總裁Bret Zahn表示：“SIP技術(shù)為制造商提供了超乎想象的性能和成本的優(yōu)勢,但同時,也使設(shè)計者面臨巨大的設(shè)計復(fù)雜片芯堆疊結(jié)構(gòu)的挑戰(zhàn),作為在堆疊式片芯封裝設(shè)計,裝配和測試市場上的領(lǐng)跑者,ChipPAC采用新的Cadence功能,提供性能最高,性價比最佳的封裝設(shè)計方案給我們的客戶�！�
元件庫的自動生成,檢驗和管理
在當(dāng)今的設(shè)計中,管腳數(shù)目巨大的元件越來越普遍,建庫員正在為手工輸入,生成和檢驗這些元件數(shù)據(jù)而煩惱,PCB Librarian Expert 15.0提供的新功能可以解決這一過程的瓶頸。在新的版本中,先進(jìn)的電子元件庫開發(fā)和管理功能包括：
采用XML實現(xiàn)數(shù)據(jù)驅(qū)動的符號生成,管理和轉(zhuǎn)換
可以從Internet上輕松獲得的PDF和CSV格式的數(shù)據(jù)中,直接輸入管腳和封裝信息
在線的元件檢驗,支持用戶定義的公司標(biāo)準(zhǔn)
自動的庫管理進(jìn)程,可以根據(jù)元件版本之間的變化,提供詳細(xì)的修訂不同之處的報告
