位于美國(guó)加州米爾皮塔斯（Milpitas）的芯片制造商LSILogic公司推出了一種專為納米級(jí)Si集成電路而設(shè)計(jì)的、名為PadonI/O（I/O上焊盤）的新型焊線芯片封裝工藝,該工藝將焊盤（bondpad）直接放置在加電銅/低介電系數(shù)的硅電路上,最多可把芯片面積減小到采用標(biāo)準(zhǔn)引線焊接工藝時(shí)的一半。此項(xiàng)工藝有望提高互連密度,且便于把電源和地設(shè)置在靠近芯片中央的地方�，F(xiàn)有的焊線封裝工藝采取的是沿著芯片的周邊（在有源電路以外）放置焊盤的做法。
位于美國(guó)加州米爾皮塔斯（Milpitas）的芯片制造商
LSILogic公司推出了一種專為納米級(jí)Si集成電路而設(shè)計(jì)的、名為
PadonI/O（I/O上焊盤）的新型焊線芯片封裝工藝,該工藝將焊盤（bond pad）直接放置在加電銅/低介電系數(shù)的硅電路上,最多可把芯片面積減小到采用標(biāo)準(zhǔn)引線焊接工藝時(shí)的一半。此項(xiàng)工藝有望提高互連密度,且便于把
電源和地設(shè)置在靠近芯片中央的地方。
現(xiàn)有的焊線封裝工藝采取的是沿著芯片的周邊（在有源電路以外）放置焊盤的做法。Pad on I/O工藝將焊盤放置在I/O的頂部,從而可實(shí)現(xiàn)單排或雙排0.16mm和0.36mm結(jié)構(gòu),亦就是一種變型的觸點(diǎn)間距為27μm的獨(dú)特三排交錯(cuò)式焊盤（three-row staggered-pad）。
增加的第三排使得能夠把電源和地直接與芯片的電源分配線路相連,而無(wú)須使用I/O槽。該工藝支持45mm的封裝尺寸以及高達(dá)1069或更多的焊球數(shù)量。
這項(xiàng)與現(xiàn)有的焊線封裝相兼容的工藝采用現(xiàn)有的焊線封裝設(shè)備即可實(shí)現(xiàn),因而可實(shí)現(xiàn)大批量組裝。該工藝能滿足包括HAST、TCB和HTOL在內(nèi)的各種可靠性測(cè)試的要求。
LSI Logic公司計(jì)劃首先在其EPBGA-HP
系列封裝中使用Pad on I/O工藝。如欲了解更多的信息,請(qǐng)與LSI Logic公司的Diana Schultz聯(lián)系,電話：001-
408-433-4245;E-mail：
[email protected],或登錄其網(wǎng)站,網(wǎng)址是：。
