DSLAM芯片組降低了電信服務(wù)運營商的成本
提高衡量尺度
隨著數(shù)字用戶線接入復(fù)用器（DSLAM）芯片組制造商不斷降低功耗和電路板的占用空間,他們同時也提高了對性能期望值的衡量尺度。在人們對進一步降低功耗及提高端口密度的要求促使新型ADSL芯片組設(shè)計加速進行的同時,不斷涌現(xiàn)的新技術(shù)和設(shè)計方案也對創(chuàng)新性的產(chǎn)品開發(fā)起到了推波助瀾的作用。
在上一代技術(shù)中,限制組成一個DSLAM芯片的元件數(shù)量的集成因子（Integration Factor）是由芯片組及相關(guān)元件的固定投資要求所決定的。兩項技術(shù)進步消除了對芯片組設(shè)計的部分限制因素,一是利用硅芯片目前已能實現(xiàn)更小的幾何尺寸;二是芯片組的體系結(jié)構(gòu)更加靈活。
體系結(jié)構(gòu)上的靈活性為選擇能夠節(jié)省功耗、減少外部元件的數(shù)量并提高性能極限的實現(xiàn)算法提供了許多途徑。這種靈活性使得能夠開發(fā)出用于下一代硅芯片解決方案的高效算法。
通過從系統(tǒng)角度對功耗問題的研究,電信系統(tǒng)專家為芯片組制造商提供了系統(tǒng)實現(xiàn)水平上的ADSL芯片組功耗優(yōu)化。利用現(xiàn)有的ADSL芯片組技術(shù),DSALM芯片組實現(xiàn)了節(jié)能化（見圖1）,每個端口的電路板占用面積從12平方英寸減小到了1.6平方英寸,功耗為每端口1W。下一代芯片組有望將功耗降至每端口0.7W以下,并進一步減小電路板上每個端口的占用面積。
電信設(shè)計課題
在新型DSLAM芯片組的設(shè)計活動中,微電子設(shè)計師們面臨著不斷出現(xiàn)和變化著的課題。其一是ADSL芯片組模擬前端部分的設(shè)計;其二是實現(xiàn)模擬前端芯片和線驅(qū)動器芯片之間的功耗優(yōu)化。
進一步提高芯片組集成度是解決部分此類難題的關(guān)鍵所在。首要任務(wù)就是實現(xiàn)芯片組的模擬前端與其線驅(qū)動器功能的集成,尤其把模擬濾波電路集成到芯片之中是一個關(guān)鍵問題。
一種解決方案是優(yōu)化每個芯片組的ADSL信道數(shù),以更好地利用共用資源。旨在提高芯片組集成度的研究活動的不斷開展將降低電信服務(wù)運營商的系統(tǒng)成本,因為所需的元件數(shù)量減少了。
集成度的提高還將降低功耗。每個器件的功耗一直是提高集成度的最大限制因素之一。不過,目前這一領(lǐng)域正在取得進展。
例如,Alcatel公司原先的單線ADSL芯片組的電路板占用空間約為12平方英寸/端口,功耗約3.5W/端口。下一代的單線芯片組將把功耗降到2.5W/端口。
目前,Alcatel公司的八進制芯片組實現(xiàn)了1.6平方英寸/端口的密度和1W/端口的功耗,與以前的設(shè)計相比下降了40%（見圖2）。將于明年推出的下一代ADSL芯片組將繼續(xù)降低功耗以及固定投資方面的要求。
