CPLD器件的配置與下載
CPLD器件的配置方式主要分為兩大類：主動配置方式和被動方式。主動配置方式由CPLD器件引導配置操作過程,它控制著外部存儲器和初始化過程;而被動配置方式由外部計算機或控制器控制配置過程。根據(jù)數(shù)據(jù)線的多少又可以將CPLD器件配置方式分為并行配置和串行配置兩類。經(jīng)過不同組合就得到四種配置方式：主動串行配置（AS）、被動串行（PS）、被動并行同步（PPS）、被動并行異步（PPA）。我們沒有必要對每一種配置方式都進行講述,而是詳細地來講講我們實驗室中經(jīng)常使用的方式：被動串行配置方式(PS)。
以FLEX10K器件為例,我們首先對PS方式中使用到的引腳有個了解,它的主要配置引腳如下：
MSEL1、MSEL0：輸入;接地。
nSTATUS：雙向漏極開路;
命令狀態(tài)下器件的狀態(tài)輸出。加電后,FLEX10K立即驅(qū)動該引腳到低電位,然后在100ms內(nèi)釋放掉它,nSTATUS必須經(jīng)過1.0k電阻上拉到Vcc,如果配置中發(fā)生錯誤,FLEX10K將其拉低。
nCONFIG：輸入;
配置控制輸入。低電位使FLEX10K器件復位,在由低到高的跳變過程中啟動配置。
CONF_DONE：雙向漏極開路;
狀態(tài)輸出。在配置期間,FLEX10K將其驅(qū)動為低。所有配置數(shù)據(jù)無誤差接收后,FLEX10K將其置為三態(tài)。
狀態(tài)輸入。輸入高電位引導器件執(zhí)行初始化過程并進入用戶狀態(tài)。
CONF_DONE必須經(jīng)過1.0k電阻上拉到Vcc,而且可以將外電路驅(qū)動為低以延時FLEX10K初始化過程。
DCLK：輸入;
為外部數(shù)據(jù)源提供時鐘。
nCE：輸入;
FLEX10K器件使能輸入,nCE為低時使能配置過程,而且為單片配置時,nCE必須始終為低。
nCEO：輸出（專用于多片器件）;
FLEX10K配置完成后,輸出為低。在多片級聯(lián)配置時,驅(qū)動下一片的nCE端。
DATA0：輸入;
數(shù)據(jù)輸入,在DATA0引腳上的一位配置數(shù)據(jù)。
在被動串行配置（PS）方式中,由ByteBlaster、FLEX下載電纜或微處理器產(chǎn)生一個由低到高的跳變送到nCONFIG引腳,然后微處理器或編程硬件將配置數(shù)據(jù)送到DATA0引腳,該數(shù)據(jù)鎖存至CONF_DONE變?yōu)楦唠娢?它是先將每字節(jié)的最低位LSB送到FLEX10K器件。CONF_DONE變?yōu)楦唠娢缓?DCLK必須多余的10個周期來初始化該器件,器件的初始化是由下載電纜自動執(zhí)行的。在PS方式中沒有握手信號,所以配置時鐘的工作頻率必須低于10MHz。
在多器件PS方式下,第一片F(xiàn)LEX10K的nCEO引腳級聯(lián)到下一片F(xiàn)LEX10K的nCE引腳。在一個時鐘周期內(nèi),第二個FLEX10K器件開始配置,因此,對于微處理器或控制器來說,要轉(zhuǎn)移的數(shù)據(jù)是透明的,電路如圖1。
二、下載電纜ByteBlaster原理(PS)
ByteBlaster下載電纜由以下幾部分組成：
