高性能低功率turbo編碼器IP核
這三種IP核都以可綜合的VHDL或Verilog提供,利用Artisan Components公司的TSMC 0.18微米標(biāo)準(zhǔn)單元庫(kù)進(jìn)行了驗(yàn)證。它們還配有周期精確和位精確的ANSI C++或SystemC模型,可以進(jìn)行高速的系統(tǒng)級(jí)芯片驗(yàn)證。
這些IP核還可以高級(jí)C++提供,并連帶Adelante的AIRT Designer IP生成工具,讓有特殊應(yīng)用需求的用戶生成自己的定制版本。
Turbo編碼器的HDL版本包括22890個(gè)門(mén),1K字節(jié)單端口SRAM,最大系統(tǒng)時(shí)鐘頻率為200MHz。Turbo解碼器的HDL版本包括45300個(gè)門(mén),6.3K字節(jié)單端口SRAM,最大系統(tǒng)時(shí)鐘頻率為150MHz。全雙工的turbo編解碼器包括45600門(mén),使用6.3K字節(jié)SRAM,最大系統(tǒng)時(shí)鐘頻率為150MHz。對(duì)于需要執(zhí)行編碼及解碼（包括單獨(dú)執(zhí)行或同時(shí)執(zhí)行）的應(yīng)用,turbo編解碼器比turbo解碼器只多用了300門(mén),因而效率很高。需要turbo編解碼器的應(yīng)用包括基站SoC,對(duì)稱(chēng)DSL系統(tǒng),定制的點(diǎn)對(duì)點(diǎn)連接,以及使具有因特網(wǎng)訪問(wèn)功能的終端以同樣的速度上傳或下載圖象、音頻文件。
幾種正在發(fā)展的通信標(biāo)準(zhǔn)如3GPP,turbo編碼需要有每秒進(jìn)行10億次運(yùn)算（1GOPS）的能力,最快的DSP處理器也無(wú)法實(shí)現(xiàn)。即使假定有這種能力的處理器,用于便攜式產(chǎn)品如手機(jī)或無(wú)線PDA,因功耗太大,產(chǎn)生的熱量足以損壞終端產(chǎn)品。研制一種系統(tǒng)級(jí)芯片使它的功耗低而且具有足夠的實(shí)現(xiàn)turbo編碼的處理能力,唯一現(xiàn)實(shí)的辦法是采用高度優(yōu)化的、專(zhuān)用的加速I(mǎi)P核,Adelante發(fā)布的這些IP核就屬于這種類(lèi)型。它的優(yōu)點(diǎn)還體現(xiàn)在以下幾方面。
單周期執(zhí)行MAP提供多次迭代和更高的精度
Turbo編碼器利用兩個(gè)交織編碼的流執(zhí)行糾錯(cuò)。第1個(gè)數(shù)據(jù)流是按照發(fā)送順序的輸入,第2個(gè)數(shù)據(jù)流是交織后的輸入。對(duì)于每個(gè)數(shù)據(jù)流都使用一個(gè)MAP（極大后驗(yàn)概率）解碼器計(jì)算每一個(gè)原始傳輸位是1或0的概率。把一個(gè)MAP的這些概率值饋送給第2個(gè)MAP,增加了糾錯(cuò)的精度。執(zhí)行更多的解碼迭代可進(jìn)一步增加糾錯(cuò)精度。
