發(fā)展光纖模塊和光連接器提高數(shù)字光通信系統(tǒng)品質(zhì)
目前,MT-RJ光連接器已被廣泛應(yīng)用在100Mb/s快速以太網(wǎng)及千兆位(Gbit)以太網(wǎng)中。MT-RJ連接器采用一個(gè)塑料套管,簡化了裝配難度,也降低了成本,其較小的端口尺寸也相應(yīng)降低了千兆比特系統(tǒng)的輻射噪聲。
安捷倫（Agilent）科技公司的MT-RJ小封裝光纖模塊（HFBR/HFCT-5910/5912在數(shù)碼速率高達(dá)1.25Gb/s的應(yīng)用中具有寬廣的適用領(lǐng)域。本文將重點(diǎn)介紹該系列產(chǎn)品在光纖信道以及千兆以太網(wǎng)的應(yīng)用。前為HFBR的模塊適用于多模光纖,前為HFCT的模塊適用于單模光纖;后為5910E的模塊用于光纖信道,后為5912E的模塊則應(yīng)用于千兆以太網(wǎng)。
將并行結(jié)構(gòu)的數(shù)字系統(tǒng)連接至一個(gè)千兆位串行通信鏈路的功能塊如圖1所示。當(dāng)數(shù)據(jù)從多位并行字轉(zhuǎn)換成8位字節(jié),編碼成10字節(jié)碼位,并轉(zhuǎn)換成高速串行數(shù)據(jù)時(shí),隨著時(shí)鐘頻率的提高和字節(jié)周期的縮短,相位噪聲(AKA抖動)的影響將變得更加明顯。為使輸入10位寬的編碼字節(jié)串行化,設(shè)置在串并行轉(zhuǎn)換器(SERDES)發(fā)送端的鎖相環(huán)(PLL)會將并行數(shù)據(jù)時(shí)鐘頻率提高10或20倍,由編碼過程將并行數(shù)據(jù)復(fù)用,產(chǎn)生高速串行數(shù)據(jù)。嵌入在SERDES芯片接收器內(nèi)的另一PLL可提取將串行數(shù)據(jù)轉(zhuǎn)換并行格式所需的時(shí)鐘。每個(gè)PLL中壓控振蕩器是模擬的,因此SERDES芯片被稱作是含有數(shù)字和模擬功能塊的混合信號集成電路。
在光纖收發(fā)器模塊中也集成了一個(gè)復(fù)雜的電路,用來將SERDES的數(shù)據(jù)輸出轉(zhuǎn)換為調(diào)制激光器所需的模擬信號,并將接收到的光脈沖轉(zhuǎn)換回差分?jǐn)?shù)據(jù)輸出。盡管集成的水平已很高,但通信系統(tǒng)的噪聲仍有可能干擾SERDES芯片和光纖收發(fā)器的正常工作。
在設(shè)計(jì)方面,本文的主導(dǎo)思想之一是使噪聲干擾達(dá)到最小,降低圖1所示1、2、3、4測試點(diǎn)的抖動。
當(dāng)SERDES芯片連接千兆位MT-RJ小封裝(SFF)光模塊時(shí),其必須遵守的設(shè)計(jì)規(guī)則可歸納為如下要點(diǎn)。只要遵循這些規(guī)則,就可以最大限度地縮短設(shè)計(jì)周期,節(jié)省工程資源。
1)在千兆位SFF模塊與SERDES之間必須是一條有50Ω特性阻抗的傳輸線。
2)用差分信號線連接千兆位SFF模塊與SERDES,以防止失衡和單端高速數(shù)據(jù)線可能造成的脈寬失真。
3)布線時(shí)將高速差分串行線并在一起,并使它們長度一樣,這樣可使輻射影響和脈寬失真最小。
4)避免高速串行數(shù)據(jù)線上的90o彎曲。在高速數(shù)據(jù)線改變方向時(shí),應(yīng)用大圓角或≤45o折線角。
5)采用具有地層和電源層的多層板。
6)千兆位SFF模塊和SERDES必須使用所建議的電源濾波器。為主系統(tǒng)數(shù)字硬件供電的直流電源電磁噪聲相對較強(qiáng),使用電源濾波器可以減少SERDES中鎖相環(huán)(PLL)的抖動,可保證集成在千兆位 SFF模塊中接收電路的靈敏度。
7)將所建議的電源濾波器設(shè)計(jì)安裝在被保護(hù)的千兆位SFF模塊和SERDES芯片附近。
8)連接千兆位SFF模塊時(shí),只需要為數(shù)不多的無源器件。必須用低通濾波器抑制來自+3.3V電源的電磁干擾,必須用兩個(gè)130Ω下拉電阻接到光纖接收器的差分?jǐn)?shù)據(jù)輸出端。光纖發(fā)送器的差分輸入是交流耦合的,并且其終端匹配電路已被設(shè)計(jì)在發(fā)送器內(nèi),所以在來自SERDES芯片串行輸出的傳輸線末
