基于FPGA的自治型SPWM波形發(fā)生器的設計
正弦脈寬調(diào)制（SPWM）技術在以電壓源逆變電路為核心的電力電子裝置中有著廣泛的應用,如何產(chǎn)生SPWM脈沖序列及其實現(xiàn)手段是PWM技術的關鍵。利用模擬比較法,對三角載波與正弦調(diào)制波進行比較,即可產(chǎn)生SPWM脈沖;利用數(shù)字算法和定時邏輯,也可產(chǎn)生SPWM脈沖［5］。目前已有多種微處理器芯片（如80C196MC、TMS320F240等）本身集成有數(shù)字化PWM發(fā)生電路［3］。模擬方法簡單直觀,但與數(shù)字控制器接口不便,難以滿足復雜要求;數(shù)字方法結構靈活,尤其是微處理器內(nèi)置了PWM發(fā)生器的,使用更加方便。通常狀況下,微處理器通過定時中斷服務程序產(chǎn)生SPWM脈沖,在每個載波周期必須進行中斷處理,對處理速度要求較高,從而也限制了載波頻率進一步的提高,同時微處理器的處理任務也更加繁重。文獻［1］指出,微處理器中不確定的中斷響應會導致PWM脈沖的相位抖動。
FPGA以其可靠性高、功耗低、保密性強等特點,在電子產(chǎn)品設計中得到廣泛的應用。文獻［1］～［5］也論述了FPGA或CPLD在PWM脈沖產(chǎn)生時刻的計算仍由微處理器來完成,實際上微處理器的任務仍然繁重。作者針對靜止補償器（STATCOM）對SPWM脈沖發(fā)生器的特定要求,采用Altera公司的FLEX10K10芯片開發(fā)了一種專用SPWM波形發(fā)生器,微處理器只需在必要時改變逆變器PWM調(diào)制深度 即可,其余工作全由FPGA完成,從而大大減輕了CPU的負擔。
SPWM發(fā)生原理
針對靜止補償器的電路結構,要求SPWM發(fā)生器可以發(fā)出三相六路PWM脈沖信號,脈沖寬度應根據(jù)微處理器輸出的調(diào)制深度來調(diào)節(jié)。SPWM脈沖產(chǎn)生方法采用三角載波與正弦調(diào)制波比較的傳統(tǒng)方法,但是三角載波、正弦調(diào)制波和比較邏輯等均采用基于FPGA的數(shù)字化方法來實現(xiàn)。該SPWM發(fā)生器的內(nèi)部邏輯結構。總線接口邏輯單元首先接收來自微處理器的調(diào)制深度信號并鎖存,正弦調(diào)制波產(chǎn)生電路在同步信號作用下從正弦函數(shù)表讀取標準正弦信號幅值,與調(diào)制深度 相乘,得出正弦調(diào)制信號幅值。三角載波發(fā)生電路在同步信號作用下,通過可逆計數(shù)器,發(fā)出三角載波幅值。正弦調(diào)制波幅值與三角載波幅值進行比較,就可以產(chǎn)生出SPWM脈沖信號。
