Lattice發(fā)布新款套件ispLever v5.1
LatticeONT>半導體推出ispLEVER 5.1可程序邏輯設計工具套件，該套件在設計流程和文文件方面經(jīng)過了增強和改進，5.1版支持新的LatticeXP非易失、可無限重構FPGA。新的ispLEVER還適用于所有萊迪思FPGA、FPSC、CPLD和SPLD可程序組件的設計。ispLEVER工具套件有Windows、UNIX和LINUX版本可供選擇。
ispLEVER 5.1工具套件中包含了Synplicity公司的Synplify 8.0整合軟件的萊迪思版本。其新增了支持頂層原理圖設計功能，允許用戶制作設計功能模塊并迅速將整個設計用圖形方式顯示出來。這不僅有助于將設計分割成若干個便于管理的部份，還能簡化設計審核過程。
此外，ispLEVER 5.1的工具均有所改進，如簡化了Module/IPManager的圖形化接口經(jīng)過；針對用戶設計添加了許多新的IP模塊。ispLEVER的DSP設計庫新增了20多個新的DSP組件；用來簡化復雜的I/O安排及規(guī)則驗證的I/O Assistant工具得到了升級；Floorplanner提供多窗口支持功能；Power Calculator在準確性和靈活度方面得到改善；ispTRACYTM Logic Analyzer提供新的參照、核整合工具和經(jīng)過最佳化的顯示功能。
ispLEVER 5.1 HDL-BASE設計工具的Windows版本已上市，它支持全部Lattice可程序邏輯組件，并整合了ModelSim LE
