使用CMOS集成電路務(wù)必要注意的事項(xiàng)
集成電路按晶體管的實(shí)質(zhì)分為T(mén)TL和CMOS兩大類(lèi)，TTL以速率見(jiàn)長(zhǎng)，CMOS以功耗低而著稱(chēng)，此中CMOS電路以其優(yōu)良的賦性成為當(dāng)前應(yīng)用最遍布的集成電路。在電子打造中應(yīng)用CMOS集成電路時(shí)，除了賣(mài)命閱讀產(chǎn)物闡明或無(wú)關(guān)原料，了解其引腳漫衍及極限參數(shù)外，還應(yīng)留意如下幾個(gè)題目：
一、電源題目
(一) CMOS集成電路的任務(wù)電壓1般在3－一8V，但當(dāng)應(yīng)用電路中有門(mén)電路的模仿應(yīng)用(如脈沖振蕩、線性放大)時(shí)，最低電壓則不該低于4．5Ｖ。因?yàn)镃MOS集成電路任務(wù)電壓寬，故應(yīng)用不穩(wěn)壓的電源電路CMOS集成電路也可以畸形任務(wù)，然則任務(wù)在差距電源電壓的器件，其輸出阻抗、任務(wù)速率和功耗是不類(lèi)似的，在應(yīng)用中1定要留意。
(2)CMOS集成電路的電源電壓必需在規(guī)定規(guī)矩范疇內(nèi)，不能超壓，也不能反接。因?yàn)樵诖蛟爝M(jìn)程中，人造組成良多寄生二極管，如圖一所示為反相器電路，在畸形電壓下，這些二極管皆處于反偏，對(duì)邏輯屈就無(wú)影響，然則因?yàn)檫@些寄生二極管的存在，1旦電源電壓過(guò)高或電壓極性接反，就會(huì)使電路產(chǎn)生損壞。
2、驅(qū)動(dòng)才干題目
CMOS電路的驅(qū)動(dòng)才干的前進(jìn)，除選用驅(qū)動(dòng)才干較強(qiáng)的緩沖器來(lái)完成以外，還可將同1個(gè)芯片幾個(gè)同類(lèi)電路并聯(lián)起來(lái)前進(jìn)，這時(shí)驅(qū)動(dòng)才干前進(jìn)到Ｎ倍(Ｎ為并聯(lián)門(mén)的數(shù)目)。
3、輸出真?zhèn)�題目
(一)多余輸出真?zhèn)�處理懲罰。CMOS電路的輸出端不核準(zhǔn)懸空，因?yàn)閼铱諘?huì)使電位不定，粉碎畸形的邏輯相干。別的，懸空時(shí)輸出阻抗高，易受外界噪聲干擾，使電路產(chǎn)生誤行動(dòng)，何況也極易組成柵極感受靜電而擊穿。以是“與”門(mén)，“與非”門(mén)的多余輸出端要接高電平，“或”門(mén)和“或非”門(mén)的多余輸出端要接低電平。若電路的任務(wù)速率不高，功耗也不需特別考慮時(shí)，則可以將多余輸出端與應(yīng)用端并聯(lián)。
(2)輸出端接長(zhǎng)導(dǎo)線時(shí)的珍愛(ài)。在應(yīng)用中無(wú)意偶爾輸出端需要接長(zhǎng)的導(dǎo)線，而長(zhǎng)輸出線必定有較大的漫衍電容和漫衍電感，易組成ＬＣ振蕩，特別當(dāng)輸出端1旦產(chǎn)生負(fù)電壓，極易粉碎CMOS中的珍愛(ài)二極管。其珍愛(ài)動(dòng)作為在輸出端處接1個(gè)電阻，如圖3所示， Ｒ＝VDD／一ｍＡ。
(3)輸出真?zhèn)�靜電防護(hù)。盡管各類(lèi)CMOS輸出端有抗靜電的珍愛(ài)步驟，但仍需小心對(duì)待，在存儲(chǔ)和運(yùn)輸中最佳用金屬容器大要導(dǎo)電原料包裝，不要放在易產(chǎn)生靜電低壓的化工原料或化纖織物中。組裝、調(diào)試時(shí)，對(duì)象、儀表、任務(wù)臺(tái)等均應(yīng)優(yōu)良接地。要避免操作人員的靜電干擾組成的損壞，如不宜穿尼龍、化纖衣服，手或?qū)ο笤诒昙蓧K前最佳先接1下地。對(duì)器件引線矯直筆直某野生焊接時(shí)，應(yīng)用的設(shè)備必需優(yōu)良接地。
(4) 輸出信號(hào)的上升和降落時(shí)日不易太長(zhǎng)，否則1方面簡(jiǎn)單組成充實(shí)觸發(fā)而招致器件得到畸形屈就，另1方面還會(huì)組成大的破鈔。關(guān)于74ＨＣ系列限于０．5ｕｓ以內(nèi)。若不滿足此乞請(qǐng)，需用施密特觸發(fā)器件發(fā)展輸出整形。
(5)CMOS電路存在很高的輸出阻抗，以致器件易受外界干擾、攻擊和靜電擊穿，以是為了珍愛(ài)CMOS管的氧化層不被擊穿，1般在其外部輸出端接有二極管珍愛(ài)電路，此中Ｒ約為一．5－2．5ＫΩ。輸出珍愛(ài)網(wǎng)絡(luò)的引入使器件的輸出阻抗有1定降落，但仍在一０8Ω以上。何等也給電路的應(yīng)用帶來(lái)了1些限制：
(A)輸出電路的過(guò)流珍愛(ài)。CMOS電路輸出真?zhèn)�珍愛(ài)二極管，其導(dǎo)通時(shí)電流容限1般為一ｍＡ在大要呈現(xiàn)過(guò)大瞬態(tài)輸出電流(超過(guò)一０ｍＡ)時(shí)，應(yīng)串接輸出珍愛(ài)電阻。比如，當(dāng)輸出端接的信號(hào)，其內(nèi)阻很小、或引線很長(zhǎng)、或輸出電容較大時(shí)，在接通和關(guān)斷電源時(shí)，就簡(jiǎn)單產(chǎn)生較大的瞬態(tài)輸出電流，這時(shí)必需接輸出珍愛(ài)電阻，若VDD＝一０Ｖ，則取限流電阻為一０ＫΩ即可。
(B) 輸出信號(hào)必需在VDD到VSS之間，以防二極管因正向偏置電流過(guò)大而燒壞。因此在任務(wù)或測(cè)試時(shí)，必需依據(jù)先接通電源后列入信號(hào)，先拆除信號(hào)后關(guān)電源的倒敘發(fā)展操作。在安設(shè)，篡改毗連，拔插時(shí)，必需切斷電源，以防元件遭到極大的感受或攻擊而損壞。
(C)因?yàn)檎鋹?ài)電路吸收的瞬時(shí)能量有限，太大的瞬時(shí)信號(hào)和過(guò)高的靜電電壓將使珍愛(ài)電路得到作用。以是焊接時(shí)電烙鐵必需靠得住接地，以防泄電擊穿器件輸出端，1般應(yīng)用時(shí)，可斷電后把持電烙鐵的余熱發(fā)展焊接，并先焊其接地管腳。
(D)要避免用大電阻串入VDD或VSS端，以免在電路開(kāi)關(guān)時(shí)期因?yàn)殡娮枭系膲航等瞧鹫鋹?ài)二極管瞬時(shí)導(dǎo)通而損壞器件。
4、CMOS的接口電路題目
(一)CMOS電路與運(yùn)放毗連。當(dāng)和運(yùn)放毗連時(shí)，若運(yùn)放采納雙電源，CMOS采納的是自力的另1組電源，即采納如圖六所示電路，電路中，ＶＤ一、ＶＤ2為鉗位珍愛(ài)二極管，使CMOS輸出電壓處在一０Ｖ與地之間。一5ＫΩ的電阻既作為CMOS的限流電阻，又對(duì)二極管發(fā)展限流珍愛(ài)。若運(yùn)放應(yīng)用單電源，且與CMOS應(yīng)用的電源1樣，則可間接相連。
(2)CMOS與TTL等別的電路的毗連。在電路中常碰著TTL電路和CMOS電路夾雜應(yīng)用的環(huán)境，因?yàn)檫@些電路彼此之間的電源電壓和輸出、輸出電平及負(fù)載才干等參數(shù)差距，因此他們之間的毗連必需通過(guò)電平轉(zhuǎn)換或電流轉(zhuǎn)換電路，使前級(jí)器件的輸出的邏輯電平滿足后級(jí)器件對(duì)輸出電平的乞請(qǐng)，并不得對(duì)器件組成損壞。邏輯器件的接口電路首要應(yīng)留意電平成親和輸出才干兩個(gè)題目，并與器件的電源電壓拆散起來(lái)考慮。上面分兩種環(huán)境來(lái)闡明：
(A)TTL到CMOS的毗連。用TTL電路去驅(qū)動(dòng)CMOS電路時(shí)，因?yàn)镃MOS電路是電壓驅(qū)動(dòng)器件，所需電流小，因此電流驅(qū)動(dòng)才干不會(huì)有題目，首假設(shè)電壓驅(qū)動(dòng)才干題目，
ＴＴ Ｌ電路輸出高電平的最小值為2.4V，而CMOS電路的輸出高電平1般高于3．5Ｖ，這就使二者的邏輯電平不能兼容。為此可采納圖7所示電路，在TTL的輸出端與電源之間接1個(gè)電阻Ｒ(上拉電阻)可將TTL的電平前進(jìn)到3．5Ｖ以上。
若采納的是OC門(mén)驅(qū)動(dòng)，則可采納如圖8所示電路。此中Ｒ為其外接電阻。Ｒ的取值1般在一－4．7ＫΩ。
(B) CMOS到TTL的毗連。CMOS電路輸出邏輯電平與TTL電路的輸出電平可以兼容，但CMOS電路的驅(qū)動(dòng)電流較小，不籠統(tǒng)間接驅(qū)動(dòng)TTL電路。為此可采納CMOS／TTL專(zhuān)一使用接口電路，如CMOS緩沖器ＣＣ4０49等，經(jīng)緩沖器以后的高電平輸出電流能滿足TTL電路的乞請(qǐng)，低電平輸出電流可達(dá)4ｍＡ。實(shí)現(xiàn)CMOS電路與TTL電路的毗連，如圖9所示。 需說(shuō)白的時(shí)，CMOS與TTL電路的接口電路形式多種多樣，實(shí)用中應(yīng)依照詳細(xì)環(huán)境發(fā)展選擇。
5、輸出真?zhèn)�珍愛(ài)題目
(一)MOS器件輸出端既不核準(zhǔn)和電源短接，也不核準(zhǔn)和地短接，否則輸出級(jí)的MOS管就會(huì)因過(guò)流而損壞。
(2)在CMOS電路中除了3端輸出器件外，不核準(zhǔn)兩個(gè)器件輸出端并接，因?yàn)椴罹嗟钠骷䥇?shù)不1致，有大要招致ＮMOS和ＰMOS器件同時(shí)導(dǎo)通，組成大電流。但為了添加電路的驅(qū)動(dòng)才干，核準(zhǔn)把同1芯片上的同類(lèi)電路并聯(lián)應(yīng)用。
(3)當(dāng)CMOS電路輸出端有較大的容性負(fù)載時(shí)，流過(guò)輸出管的攻擊電流較大，易組成電路奏效。為此，必需在輸出端與負(fù)載電容間串連1限流電阻，將瞬態(tài)攻擊電流限制在一０mA如下。
