“異或”XOR 函數(shù)當有奇數(shù)個輸入變量為真時,輸出為真!
當輸入X=0,Y=0 時 輸出S=0
當輸入X=0,Y=1 時 輸出S=1
0代表假 1代表真
異或門主要用在數(shù)字電路的控制中!
異或運算及異或門由邏輯非、邏輯與和邏輯或可以實現(xiàn)異或邏輯運算,即 。式中“ ”為異或邏輯運算符號,讀為“異或”。實現(xiàn)異或運算的門電路是異或門,異或門的真值表如表1.13所示,其邏輯符號如圖1.11所示。
二輸入異或邏輯的運算規(guī)則是:若兩個輸入變量的邏輯值相同,則它們的異或值為“0”;
若兩個輸入變量的邏輯值不相同,則它們的異或值為“1”。簡言之,“相同則0,相異則1”。
1、電路結(jié)構(gòu)是兩寄存器中間夾著組合邏輯,這樣可以剔除組合邏輯的毛刺。但是仔細想一想覺得有點可怕,可能有時鐘恰好采到毛刺的情況嗎?在現(xiàn)實中都是按照時鐘來給出數(shù)據(jù)的,經(jīng)過組合電路后有了組合電路的延遲,可能使得寄存器的建立保持時間不足,產(chǎn)生亞穩(wěn)態(tài)問題嗎?
例如,時鐘控制的兩個輸入通過異或門后結(jié)果再被觸發(fā)器鎖存,鎖存器的時鐘同輸入的時鐘。
2、對上面例子中的情況異或門產(chǎn)生的毛刺應(yīng)該采取什么辦法清除?