IP核,IP核的分類,IP核參數(shù)指標(biāo)等
IP核的知識(shí)產(chǎn)權(quán)核心分為三大種類：硬核，中核和軟核。硬件中心是知識(shí)產(chǎn)權(quán)構(gòu)思的物質(zhì)表現(xiàn)。這些利于即插即用應(yīng)用軟件并且比其它兩種類型核的輕便性和靈活性要差。像硬核一樣，中核（有時(shí)候也稱為半硬核）可以攜帶許多配置數(shù)據(jù)，而且可以配置許多不同的應(yīng)用軟件。三者之中最有靈活性的就是軟核了，它存在于任何一個(gè)網(wǎng)絡(luò)列表（一列邏輯門位和互相連接而成的集成電路）或者硬件描述語(yǔ)言（HDL）代碼中。
軟IP內(nèi)核通常是用某種HDL文本提交用戶，它已經(jīng)過(guò)行為級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級(jí)網(wǎng)表，并可以進(jìn)行后續(xù)結(jié)構(gòu)設(shè)計(jì)，具有最大的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結(jié)合成一體，根據(jù)各種不同的半導(dǎo)體工藝，設(shè)計(jì)成具有不同性能的器件�？梢陨唐坊能汭P內(nèi)核一般電路結(jié)構(gòu)總門數(shù)都在5000門以上。但是，如果后續(xù)設(shè)計(jì)不當(dāng)，有可能導(dǎo)致整個(gè)結(jié)果失敗。軟IP內(nèi)核又稱作虛擬器件。
硬IP內(nèi)核是基于某種半導(dǎo)體工藝的物理設(shè)計(jì)，已有固定的拓?fù)洳季趾途唧w工藝，并已經(jīng)過(guò)工藝驗(yàn)證，具有可保證的性能。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來(lái)就用的全套技術(shù)。
固IP內(nèi)核的設(shè)計(jì)深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設(shè)計(jì)外，還完成了門電路級(jí)綜合和時(shí)序仿真等設(shè)計(jì)環(huán)節(jié)。一般以門電路級(jí)網(wǎng)表形式提交用戶使用。
為了使IP 核集成更快速、更方便，縮短進(jìn)入市場(chǎng)的時(shí)間，迫切需要一種標(biāo)準(zhǔn)的互聯(lián)方案，在這一背景下產(chǎn)生的片上總線OCB（on-chip bus）技術(shù)。目前，基于IP 核互連的總線結(jié)構(gòu)較有影響力的有三種：IBM公司的Core Connect，ARM 公司的AMBA(Advanced MicrocontrollerBusArchitecture)和SilicoreCorp公司的Wishbone。
