BiCMOS,BiCMOS工藝分類，設(shè)計，應(yīng)用，基本器件
BiCMOS技術(shù)是將單、雙極兩種工藝合適地融合在一起的技術(shù)，但這絕不是簡單、機械地?fù)胶驮谝黄穑芏喙に嚳梢砸粔K兒或設(shè)法結(jié)合在一起做。目前 BiCMOS工藝主要有兩種：一是以CMOS為基礎(chǔ)的BiCMOS工藝，這種工藝對保證CMOS器件的性能較為有利；二是以雙極工藝為基礎(chǔ)的BiCMOS 工藝，這種工藝比較張揚BJT器件的性能。
1）雙阱結(jié)構(gòu)中的阱結(jié)構(gòu)尺寸及其埋層
對BiCMOS電路來說，需要仔細(xì)研究CMOS阱和BJT器件的集電極的工藝要求。一個主要的工藝設(shè)計折衷方案涉及到外延層和阱的輪廓特性。對于 BJT器件，一方面集電極-發(fā)射極之間的反向擊穿電壓U（BR）CEO、集電極電阻和電容，以及生產(chǎn)工藝的可控制性決定了外延層的最低厚度；另一方面，如果外延層太厚，特征頻率fT就會下降而集電極電阻RC值就會增大。對于MOS器件，在制作PMOS器件時使用N+埋層就要求外延層必須足夠厚，以避免過大的結(jié)電容和PMOS器件的背偏置體效應(yīng)（back-bias body effect）。
雙阱結(jié)構(gòu)中的N阱不僅影響PMOS器件，而且也可作為NPN型BJT器件的集電極。因此，除了應(yīng)充分保證CMOS器件的性能以外，N阱摻雜既要足夠重以防止Kirk效應(yīng)（Kirk effect），同時又應(yīng)足夠輕，以增高BJT器件的U（BR）CEO。
2）外延層與自摻雜
在兩種類型的埋層上生成輕摻雜的薄外延層，對外延沉積工藝來說是一種挑戰(zhàn)。必須使在垂直和水平方向的兩種類型雜質(zhì)的自摻雜盡量地小，以避免在阱中需要過量的反摻雜。
3）利用雜質(zhì)離子注入降低MOS器件閾值電壓
在PMOS器件的溝道區(qū)通過硼離子注入調(diào)節(jié)，降低其閾值電壓；制作NMOS器件溝道區(qū)時注入磷離子，不僅可使NMOS器件的閾值電壓分散性大為減小，而且還可減小N阱同P型襯墊的摻雜濃度比值。這一技術(shù)意味著N阱區(qū)摻雜濃度可以降低，因而NMOS器件的閾值電壓大為減小，結(jié)果使通信用BiCMOS電路可在低電源電壓（3.3V）下工作。
4）用硅柵自對準(zhǔn)工藝減小交疊電容
制作MOS器件時采用硅柵自對準(zhǔn)（在柵下源、漏區(qū)極少擴展）工藝，使柵-源和柵-漏擴散區(qū)的重疊大大減小，柵-源及柵-漏交疊電容相應(yīng)地大為減小。這樣做有利于硅柵雙阱BiCMOS電路的工作速度得以提高。此外，硅柵自對準(zhǔn)工藝也可明顯減小設(shè)計同樣溝長的MOS器件所需要的版圖尺寸，因而芯片的集成度得到了提高（大約提高30%）。
5）用高電阻率P型硅襯墊來提高工作速度
