(1) 容量。SDRAM的容量經(jīng)常用XX存儲單元×X體×每個存儲單元的位數(shù)來表示。例如某SDRAM芯片的容量為4M×4×8bit,表明該存儲器芯片的容量為16 M字節(jié)。或128 M bit。
(2) 時鐘周期。它代表SDRAM所能運(yùn)行的最大頻率。顯然,這個數(shù)字越小說明SDRAM芯片所能運(yùn)行的頻率就越高。
對于一片普通的PC-100 SDRAM來說,它芯片上的標(biāo)識10代表了它的運(yùn)行時鐘周期為10 ns,即可以在100 MHz的外頻下正常工作。例如芯片上標(biāo)有7.5,表示它可以運(yùn)行在133MHz的頻率上。
(3) 存取時間。目前大多數(shù)SDRAM芯片的存取時間為5、6、7、8或10 ns,但這可不同于系統(tǒng)時鐘頻率。比如芯片廠家給出的存取時間為7 ns而不是存取周期。因此,它的系統(tǒng)時鐘周期要長一些,例如10 ns,即外頻為100 MHz。
(4) CAS的延遲時間。這是列地址脈沖的反應(yīng)時間,F(xiàn)在大多數(shù)的SDRAM(當(dāng)外頻為100 MHz時)都能運(yùn)行在CASLatency(CL)=2或3的模式下,也就是說,這時它們讀取數(shù)據(jù)的延遲時間可以是兩個時鐘周期也可以是三個時鐘周期。在SDRAM的制造過程中,可以將這個特性寫入SDRAM的EEPROM中,在開機(jī)時主板的BIOS就會檢查此項內(nèi)容,并以CL=2這一默認(rèn)的模式運(yùn)行。
(5) 綜合性能的評價。對于PC 100內(nèi)存來說,就是要求當(dāng)CL=3的時候,tCK(時鐘周期) 的數(shù)值要小于10 ns,tAC要小于6 ns。至于為什么要強(qiáng)調(diào)是CL=3的時候呢,這是因為對于同一個內(nèi)存條,當(dāng)設(shè)置不同CL數(shù)值時,tCK的值很可能是不相同的,當(dāng)然tAC的值也是不太可能相同的?傃舆t時間的計算公式一般為:
總延遲時間=系統(tǒng)時鐘周期×CL模式數(shù)+存取時間例如,某PC100內(nèi)存的存取時間為6 ns,我們設(shè)定CL模式數(shù)為2(即CAS Latency=2),則總延遲時間=10 ns×2+6 ns=26 ns。這就是評價內(nèi)存性能高低的重要數(shù)值。
SDRAM與標(biāo)準(zhǔn)DRAM的主要不同表現(xiàn)在:
(1) 異步與同步。前面介紹的標(biāo)準(zhǔn)DRAM是異步DRAM,也就是說對它讀/寫的時鐘與CPU的時鐘是不一樣的。而在SDRAM工作時,其讀/寫過程是與CPU時鐘(PC機(jī)中是由北橋提供的)嚴(yán)格同步的。
(2) 內(nèi)部組織結(jié)構(gòu)。SDRAM芯片的內(nèi)部存儲單元在組織上與標(biāo)準(zhǔn)DRAM有很大的不同。在SDRAM內(nèi)部一般要將存儲芯片的存儲單元分成兩個以上的體(bank)。最少兩個,目前一般做到4個。這樣一來,當(dāng)對SDRAM進(jìn)行讀/寫時,選中的一個體(bank)在進(jìn)行讀/寫時,另外沒有被選中的體(bank)便可以預(yù)充電,做必要的準(zhǔn)備工作。當(dāng)下一個時鐘周期選中它讀或?qū)憰r,它可以立即響應(yīng),不必再做準(zhǔn)備。這顯然能夠提高SDRAM的讀/寫速度。而標(biāo)準(zhǔn)DRAM 在讀/寫時,當(dāng)一個讀/寫周期結(jié)束后,RAS和CAS都必須停止激活,然后要有一個短暫的預(yù)充電期才能進(jìn)入到下一次的讀/寫周期中,其速度顯然會很慢。標(biāo)準(zhǔn)的DRAM可以看成內(nèi)部只有一個體的SDRAM。