硬件描述語言,硬件描述語言的分類,硬件描述語言參數(shù)指標(biāo)等
隨著半導(dǎo)體技術(shù)的發(fā)展，數(shù)字電路已經(jīng)由中小規(guī)模的集成電路向可編程邏輯器件（PLD)及專用集成電路（ASIC）轉(zhuǎn)變。數(shù)字電路的設(shè)計(jì)手段也發(fā)生了變化，由傳統(tǒng)的手工方式逐漸轉(zhuǎn)變?yōu)橐訣DA工具作為設(shè)計(jì)平臺的方式。而隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和Verilog HDL。 VHDL發(fā)展的較早，語法嚴(yán)格，而Verilog HDL是在C語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言,語法較自由。 VHDL和Verilog HDL兩者相比，VHDL的書寫規(guī)則比Verilog煩瑣一些，但verilog自由的語法也容易讓少數(shù)初學(xué)者出錯(cuò)。 國外電子專業(yè)很多會(huì)在本科階段教授VHDL,在研究生階段教授verilog。從國內(nèi)來看，VHDL的參考書很多，便于查找資料，而Verilog HDL的參考書相對較少，這給學(xué)習(xí)Verilog HDL帶來一些困難。 從EDA技術(shù)的發(fā)展上看，已出現(xiàn)用于CPLD/FPGA設(shè)計(jì)的硬件C語言編譯軟件，雖然還不成熟，應(yīng)用極少，但它有可能會(huì)成為繼VHDL和Verilog之后，設(shè)計(jì)大規(guī)模CPLD/FPGA的又一種手段。
