主存儲(chǔ)器,主存儲(chǔ)器的分類,主存儲(chǔ)器參數(shù)指標(biāo)等
主存儲(chǔ)器，是計(jì)算機(jī)硬件的一個(gè)重要部件，其作用是存放指令和數(shù)據(jù)，并能由中央處理器（CPU）直接隨機(jī)存取�，F(xiàn)代計(jì)算機(jī)為了提高性能，兼顧合理的造價(jià)，往往采用多級(jí)存儲(chǔ)體系，即有存儲(chǔ)容量小、存取速度高的高速緩沖存儲(chǔ)器，存儲(chǔ)容量和存取速度適中的主存儲(chǔ)器。
主存儲(chǔ)器是按地址存放信息的，存取速度一般與地址無(wú)關(guān)。32位（比特）的地址最大能表達(dá)4GB的存儲(chǔ)器地址。這對(duì)目前多數(shù)應(yīng)用已經(jīng)足夠，但對(duì)于某些特大運(yùn)算量的應(yīng)用和特大型數(shù)據(jù)庫(kù)顯然是不夠的，因此提出64位結(jié)構(gòu)的要求。
主存儲(chǔ)器通常由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫(xiě)電路等部分組成，其組成的框圖如圖所示。
其中，存儲(chǔ)體是存儲(chǔ)單元的集合，用來(lái)存放數(shù)據(jù)；地址譯碼驅(qū)動(dòng)電路包含譯碼器和驅(qū)動(dòng)器兩部分，譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一存儲(chǔ)單元，然后由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀寫(xiě)操作；I/O和讀寫(xiě)電路包括讀出放大器、寫(xiě)入電路和讀寫(xiě)控制電路，用以完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。
1.信息保存的長(zhǎng)短分：只讀存儲(chǔ)器（ROM）與隨機(jī)存取存儲(chǔ)器（RAM）。
2.生產(chǎn)工藝分：靜態(tài)存儲(chǔ)器與動(dòng)態(tài)存儲(chǔ)器。
靜態(tài)存儲(chǔ)器
靜態(tài)存儲(chǔ)器（SRAM）：讀寫(xiě)速度快，生產(chǎn)成本高，多用于容量較小的高速緩沖存儲(chǔ)器。
動(dòng)態(tài)存儲(chǔ)器（DRAM）：讀寫(xiě)速度較慢，集成度高，生產(chǎn)成本低，多用于容量較大的主存儲(chǔ)器。
主存儲(chǔ)器指標(biāo)有存儲(chǔ)速度、存儲(chǔ)容量、CL、SPD芯片、奇偶效驗(yàn)、內(nèi)存帶寬等。
