參考文獻(xiàn)：[1]JamesJ.Licari,LeonardR.Enlow.HybridMicrocircuitTechnologyHandbook(Materials,Processes,Design,TestingandProduction).SecondEdition.厚薄膜微電路技手冊(cè)（材料、工藝、設(shè)計(jì)、試驗(yàn)和生產(chǎn)）[M].朱瑞廉譯，王瑞庭審校.北京：電子工業(yè)出版社，2004.[2]TapanK.Gupta.HandbookofThickandThin-FilmHybridMicroelectronics.厚薄膜混合微電子學(xué)手冊(cè)[M].王瑞庭,朱征等譯.北京：電子工業(yè)出版社，2005.[3]SergentJ.E,C.A.Har
參考文獻(xiàn)： [1]James J. Licari, Leonard R. Enlow. Hybrid Microcircuit Technology Handbook ( Materials, Processes, Design, Testing and Production) . Second Edition. 厚薄膜微電路技手冊(cè)（材料、工藝、設(shè)計(jì)、試驗(yàn)和生產(chǎn)）[M].朱瑞 廉譯，王瑞庭審校.北京：
電子工業(yè)出版社，2004. [2] Tapan K. Gupta. Handbook of Thick and Thin-Film Hybrid Microelectronics.厚薄膜混合微電子學(xué)手冊(cè)[M]. 王瑞 庭,朱征等譯.北京：電子工業(yè)出版社，2005. [3]Sergent J. E, C. A. Harper. Hybrid Microelectronics Handbook[M], Second edition. New York: McGraw-Hill, 1995. [4] 劉昊明，劉正平.電磁屏蔽技術(shù)的分析研究[J].微計(jì)算機(jī)信息，2005，21（
12-2）：P156~157 [5]David A Weston. Electromagnetic Compatibility Principles and Applications[M]. Second edition . New York : Marcel Dekker, Inc, 2001. 本文詳細(xì)闡述了混合集成電路電磁干擾產(chǎn)生的原因，并結(jié)合混合集成電路的工藝特點(diǎn)提出了系統(tǒng)電磁兼容設(shè)計(jì)中應(yīng)注意的問(wèn) 題和采取的具體措施，為提高混合集成電路的電磁兼容性奠定了基礎(chǔ)。 1 引言 混合集成電路（Hybrid Integrated Circuit）是由半導(dǎo)體集成工藝與厚（�。┠すに嚱Y(jié)合而制成的集成電路�；旌霞呻� 路是在基片上用成膜方法制作厚膜或薄膜元件及其互連線(xiàn)，并在同一基片上將分立的半導(dǎo)體芯片、單片集成電路或微型元件混合 組裝，再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點(diǎn)。 隨著電路板尺寸變小、布線(xiàn)密度加大以及工作頻率的不斷提高，電路中的電磁干擾現(xiàn)象也越來(lái)越突出，電磁兼容問(wèn)題也就成 為一個(gè)電子系統(tǒng)能否正常工作的關(guān)鍵。電路板的電磁兼容設(shè)計(jì)成為系統(tǒng)設(shè)計(jì)的關(guān)鍵。 2 電磁兼容原理 電磁兼容是指
電子設(shè)備和
電源在一定的電磁干擾環(huán)境下正�？煽抗ぷ鞯哪芰�，同時(shí)也是電子設(shè)備和電源限制自身產(chǎn)生電磁干 擾和避免干擾周?chē)?b>其它電子設(shè)備的能力。 任何一個(gè)電磁干擾的發(fā)生必須具備三個(gè)基本條件:首先要具備干擾源,也就是產(chǎn)生有害電磁場(chǎng)的裝置或設(shè)備;其次是要具有傳 播干擾的途徑,通常認(rèn)為有兩種方式:傳導(dǎo)耦合方式和輻射耦合方式,第三是要有易受干擾的敏感設(shè)備。因此,解決電磁兼容性問(wèn)題 應(yīng)針對(duì)電磁干擾的三要素,逐一進(jìn)行解決:減小干擾發(fā)生元件的干擾強(qiáng)度；切斷干擾的傳播途徑；降低系統(tǒng)對(duì)干擾的敏感程度。 混合集成電路設(shè)計(jì)中存在的電磁干擾有: 傳導(dǎo)干擾、串音干擾以及輻射干擾。在解決
EMI問(wèn)題時(shí)，首先應(yīng)確定發(fā)射源的耦合 途徑是傳導(dǎo)的、輻射的，還是串音。如果一個(gè)高幅度的瞬變
電流或快速上升的電壓出現(xiàn)在靠近載有信號(hào)的導(dǎo)體附近，電磁干擾的 問(wèn)題主要是串音。如果干擾源和敏感器件之間有完整的電路連接，則是傳導(dǎo)干擾。而在兩根傳輸高頻信號(hào)的平行導(dǎo)線(xiàn)之間則會(huì)產(chǎn) 生輻射干擾。 3 電磁兼容設(shè)計(jì) 在混合集成電路電磁兼容性設(shè)計(jì)時(shí)首先要做功能性檢驗(yàn)，在方案已確定的電路中檢驗(yàn)電磁兼容性指標(biāo)能否滿(mǎn)足要求，若不滿(mǎn) 足就要修改參數(shù)來(lái)達(dá)到指標(biāo)，如發(fā)射
功率、工作頻率、重新選擇器件等。其次是做防護(hù)性設(shè)計(jì)，包括
濾波、屏蔽、接地與搭接設(shè) 計(jì)等。第三是做布局的調(diào)整性設(shè)計(jì)，包括總體布局的檢驗(yàn)，元器件及導(dǎo)線(xiàn)的布局檢驗(yàn)等。通常，電路的電磁兼容性設(shè)計(jì)包括：工 藝和部件的選擇、電路布局及導(dǎo)線(xiàn)的布設(shè)等。 3.1工藝和部件的選取 混合集成電路有三種制造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。薄膜工
