PCB設(shè)計中如何設(shè)計去耦電容
去耦電容的PCB設(shè)計
在印制電路板上，芯片-盤墊-走線所形成的環(huán)路電流所造成的電感則大得多。連接去耦電容到電源軌道的走線電感要比電容上的寄生電感明顯要大。通常的經(jīng)驗數(shù)據(jù)是走線電感為10nH/in.。因此當其被安裝到這種高電感的安裝結(jié)構(gòu)中，一個低電感電容的高頻去耦性能會顯著的降低。普通的表貼電容的ESL基本都是nH級的，而走線、焊盤設(shè)計所帶來的寄生電感的增加要比電容自身的 ESL 明顯得多。在現(xiàn)在的高頻去耦應(yīng)用中，最小化環(huán)路電感也是至關(guān)重要的。一種最小化環(huán)路電感的方式是減少環(huán)路區(qū)域的大小。對布局來說，將電源軌道走得越近越好，甚至是將電源軌道走在IC之下，這樣就可以減少環(huán)路區(qū)域的面積。盡管如此，對高頻去耦來說，其性能還是會受限于走線和電源軌道的電感。通過使用過孔在盤墊中的方式，環(huán)路電感還可以進一步的降低。
在最優(yōu)的盤墊設(shè)計下，主導(dǎo)電感的是過孔和電容的高度。過孔就像是一個天然的電感線圈一樣。過孔的電感值正比于其長度和直徑。通過一個過孔（8mil）穿過60mil的電路板連接一個去耦電容能夠增加1nH的電感。此外，電流傳送的垂直距離會增加環(huán)路的大小從而增加電感量。最優(yōu)的盤墊設(shè)計和最小化電容頂部到電源和地層的距離，這樣和去耦電容相關(guān)的電感就被減到最小。
