下面列出了模擬電路設(shè)計(jì)的九個(gè)階段,你可以看看自己是那個(gè)階段的水平。
一段
你剛開始進(jìn)入這行,對(duì)PMOS/NMOS/BJT什么的只不過有個(gè)大概的了解,各種器件的特性你也不太清楚,具體設(shè)計(jì)成什么樣的電路你也沒什么主意,你的電路圖主要看國(guó)內(nèi)雜志上的文章,教科書上現(xiàn)成的電路,你總覺得他們說得都有道理。你做的電路主要是小規(guī)模的模塊,做點(diǎn)差分運(yùn)放,帶隙基準(zhǔn)的仿真什么的你就計(jì)算著發(fā)文章,生怕到時(shí)候論文湊不夠?偟模旧峡匆娺\(yùn)放還是發(fā)怵。你覺得spice是一個(gè)非常難以使用而且古怪的東西。
二段
你開始知道什么叫電路設(shè)計(jì),天天捧著本教科書在草稿紙上狂算一氣。你也經(jīng)常開始提起技術(shù)參數(shù),Vdsat、lamda、early voltage、GWB、ft之類的?傆X得有時(shí)候電路和手算得差不多,有時(shí)候又覺得差別挺大。你也開始關(guān)心電壓,溫度和工藝的變化。例如低電壓、低功耗系統(tǒng)什么的。是超高速高精度的什么東東,時(shí)不時(shí)也來上兩句。你設(shè)計(jì)電路時(shí)開始計(jì)劃著要去tape out,雖然tape out看起來還是挺遙遠(yuǎn)的。階段中,你覺得spice很強(qiáng)大,但經(jīng)常會(huì)AC仿真結(jié)果不對(duì)而大傷腦筋。
三段
你已經(jīng)和PVT斗爭(zhēng)了一段時(shí)間了,但總的基本上還是沒有幾次成功的設(shè)計(jì)經(jīng)驗(yàn)。你覺得要設(shè)計(jì)出真正能用的電路真的很難,你急著想建立自己的信心,可你不知道該怎么辦。你開始閱讀JSSC博士論文什么的,可你覺得他們說的是一回事,真正的芯片又不是那么回事。你覺得Vdsat什么的指標(biāo)實(shí)在不夠精確,仿真器的缺省設(shè)置也不夠滿足你的要求,于是你試著仿真器參數(shù),試著換一換仿真器,但是可給出的結(jié)果仍然是有時(shí)準(zhǔn)有時(shí)不準(zhǔn)。你上論壇,希望得到高手的指導(dǎo)。可他們也是語焉不詳,說得東西有時(shí)對(duì)有時(shí)不對(duì)。階段中,你覺得spice雖然很好,但是幫助手冊(cè)寫的太不清楚了。
四段
你有過比較重大的流片失敗經(jīng)歷了。你知道要做好一個(gè)電路,精益求精,戰(zhàn)戰(zhàn)兢兢的仔細(xì)檢查每一個(gè)細(xì)節(jié)。你發(fā)現(xiàn)在設(shè)計(jì)過程中有不曾設(shè)想過的問題,想要做好電路完整的把握每一個(gè)。于是你開始系統(tǒng)地重新學(xué)習(xí)在大學(xué)畢業(yè)時(shí)已經(jīng)賣掉的課本。你把能能找到的相關(guān)資料都仔細(xì)的看了一邊,希望能從中找到更有啟發(fā)性的想法。你已經(jīng)清楚地知道了你達(dá)到的電路指標(biāo)和性能,你也知道了電路設(shè)計(jì)本質(zhì)上是做合理的折中。可你搞不清“合理” 是怎么確定的,不同指標(biāo)的折中如何選擇才好。你覺得要設(shè)計(jì)出一個(gè)適當(dāng)?shù)恼9ぷ鞯碾娐氛娴奶y了,你不相信在世界上有人可以做到他們宣稱的那么好,聰明如你都覺得面對(duì)如此紛雜的選擇束手無策,他們?cè)趺醋龅玫?階段中,你覺得spice功能還是太有限了,而且經(jīng)常對(duì)著"time step too small"的出錯(cuò)信息發(fā)呆,偶爾下你還會(huì)創(chuàng)造出巨大的仿真文件讓人和電腦崩潰。
五段
你覺得競(jìng)爭(zhēng)對(duì)手的東西不過如此而已。你開始有一套比較熟悉的設(shè)計(jì)方法。但是你不知道如何更加優(yōu)化你手頭的工具。你已經(jīng)使用過別人編好的腳本語言,但經(jīng)常碰到問題的時(shí)候不能想起來用awkperl搞定。你開始大量的占用服務(wù)器的仿真時(shí)間,你相信大量的仿真,你可以清楚地把你設(shè)計(jì)的模塊到合適的樣子。有時(shí)候你覺得做電路設(shè)計(jì)簡(jiǎn)直是太無聊了,實(shí)在不行的話,你在考慮是不是該放棄了。階段中,你覺得spice好是好,但是比起 fast spice系列的仿真器來,還是差遠(yuǎn)了;你開始不相信AC仿真,取而代之的是大量的transient仿真。
六段