PCB設(shè)計(jì)規(guī)范
1 概述
本文檔的目的在于說明使用PADS的印制板設(shè)計(jì)軟件進(jìn)行印制板設(shè)計(jì)的流程和進(jìn)行交流和檢查。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正。》
2 設(shè)計(jì)流程
PCB的設(shè)計(jì)流程分為網(wǎng)表輸入、規(guī)則設(shè)置、元器件布局、布線、檢查、復(fù)查、輸出六個(gè)步驟. 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
2.1 網(wǎng)表輸入
網(wǎng)表輸入有兩種辦法，一種是使用PowerLogic的OLE PowerPCB Connection功能，選擇Send Netlist，應(yīng)用OLE功能，可以隨時(shí)保持原理圖和PCB圖的一致，盡量減少出錯(cuò)的。另一種辦法是直接在PowerPCB中裝載網(wǎng)表，選擇File->Import，將原理圖生成的網(wǎng)表輸入進(jìn)來。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
2.2 規(guī)則設(shè)置
輸入網(wǎng)表時(shí)，設(shè)計(jì)規(guī)則已隨網(wǎng)表輸入進(jìn)PowerPCB了。同步原理圖，保證原理圖和PCB的一致。除了設(shè)計(jì)規(guī)則和層定義外，還有設(shè)置，比如Pad Stacks，設(shè)計(jì)者新建了一個(gè)焊盤或過孔，要加上Layer 25。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
注意：
PCB設(shè)計(jì)規(guī)則、層定義、過孔設(shè)置、CAM輸出設(shè)置已經(jīng)作成缺省啟動(dòng)文件，名稱為Default.stp，網(wǎng)表輸入進(jìn)來以后，高級(jí)規(guī)則。在
2.3 元器件布局
網(wǎng)表輸入以后，把這些元器件分開，規(guī)則擺放整齊，即元器件布局。PowerPCB提供了兩種辦法，手工布局和自動(dòng)布局。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
2.3.1 手工布局
1. 工具印制板的結(jié)構(gòu)尺寸畫出板邊（Board Outline）。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
2. 將元器件分散（Disperse Components），元器件會(huì)排列在板邊的周圍。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正。》
3. 把元器件一個(gè)一個(gè)地移動(dòng)、旋轉(zhuǎn)，放到板邊以內(nèi)，的規(guī)則擺放整齊。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
2.3.2 自動(dòng)布局
PowerPCB提供了自動(dòng)布局和自動(dòng)的局部簇布局，但對(duì)大多數(shù)的設(shè)計(jì)，效果并不理想，不推薦使用。 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
2.3.3 注意事項(xiàng)
a. 布局的首要原則是保證布線的布通率，移動(dòng)器件時(shí)注意飛線的連接，把有連線關(guān)系的器件放在一起 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
b. 數(shù)字器件和模擬器件要分開，盡量遠(yuǎn)離 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
c. 去耦電容盡量靠近器件的VCC《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
d. 放置器件時(shí)要考慮以后的焊接，不要太密集 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
e. 多使用軟件提供的Array和Union功能，提高布局的效率 《版權(quán)聲明：本文由整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請(qǐng)與我們聯(lián)系更正�！�
