作者：趙艷秋DSP、FPGA和射頻器件廠商提供更高性能、更低功耗的器件和方案，以滿足新通信標準提出的更高要求，并降低運營商的資本性支出和營運成本。3G與LTE(長期演進)基站對DSP/FPGA(數(shù)字信號處理器/現(xiàn)場可編程門陣列)以及射頻產(chǎn)品在性能上提出了許多新的要求。芯片企業(yè)針對這些新需求也提出了新的開發(fā)理念，并推出了許多新的解決方案。多核DSP：內核數(shù)量/性能/功耗間達到平衡多核DSP已經(jīng)在基站中獲得了廣泛的應用。飛思卡爾網(wǎng)絡
作者：趙艷秋
DSP、FPGA和射頻器件廠商提供更高性能、更低功耗的器件和方案，以滿足新通信標準提出的更高要求，并降低運營商的資本性支出和營運成本。
3G與
LTE(長期演進)基站對DSP/FPGA(數(shù)字信號處理器/現(xiàn)場可編程門陣列)以及射頻產(chǎn)品在性能上提出了許多新的要求。芯片企業(yè)針對這些新需求也提出了新的開發(fā)理念，并推出了許多新的解決方案。
多核DSP：內核數(shù)量/性能/功耗間達到平衡
多核DSP已經(jīng)在基站中獲得了廣泛的應用。飛思卡爾網(wǎng)絡部亞太區(qū)業(yè)務拓展總監(jiān)曲大健先生介紹說，3G和LTE通信基站對多核DSP有幾個主要的衡量指標：一是DSP核的處理能力要非常強，以滿足數(shù)據(jù)處理的需求。二是DSP要有適量的周邊接口并具備較快的接口速率，滿足MIMO(多輸入/多輸出)的需求。三是DSP中多核之間要有高速連接，這樣不會造成
數(shù)據(jù)傳輸和輸入的瓶頸。四是基帶加速器要有高速的數(shù)據(jù)吞吐量，以高效完成對特定算法的處理。
他表示，目前，在多核DSP產(chǎn)品架構上呈現(xiàn)這樣幾種發(fā)展方向：一方面，一些企業(yè)在市場上提供3核DSP產(chǎn)品，未來將提供4核DSP產(chǎn)品。這類多核DSP產(chǎn)品，核的數(shù)目比較少，每個核的處理能力相對較強，但其總體處理能力還是受到一定的限制。另一方面，一些企業(yè)提供64核、128核的多核DSP產(chǎn)品。這類多核產(chǎn)品，每個處理核架構較為簡單，處理能力也比較弱。由于集成了較多的處理核，這類DSP的芯片面積會比較大。而飛思卡爾最新推出的6核DSP產(chǎn)品MSC8156，在上述兩類多核DSP產(chǎn)品中做了平衡。該產(chǎn)品核的數(shù)目不是最少的，而且每個核的處理能力保持在一個比較強的水平上，因此可以達到較強的總體處理能力，同時還保持了較小水平的芯片面積。
德州儀器DSP業(yè)務開發(fā)經(jīng)理郝曉鵬則認為，在3G和LTE基站部署中，選擇多核DSP時要注意幾個因素：首先，總體擁有成本要低。借助硬件加速器，設備制造商不需要DSP核便能實現(xiàn)信道解碼以及WCDMA和
TD-SCDMA中的Rake處理。而且，基帶處理器外部不需要再添加加速器，這樣就降低了功耗，減少了外部組件數(shù)，并降低了熱設計的復雜度。其次，全球眾多的運營商對功效和綠色基站收發(fā)臺(
BTS)提出了越來越高的要求。因此，器件需要大幅降低功耗。再次，多核DSP在內核數(shù)量、加速器和內部存儲架構間的良好平衡將會實現(xiàn)最佳的通道密度，而且還能使系統(tǒng)的升級過程變得十分便捷�？偟膩砜矗紤]到某些計算密集型因素，德州儀器在用于基帶處理的DSP系統(tǒng)級芯片中集成了硬件加速器，這樣，該解決方案就可以實現(xiàn)低成本和低功耗的目標。
FPGA：新器件滿足高性能應用
在基帶處理單元中，F(xiàn)PGA的功能包括系統(tǒng)互聯(lián)構成和協(xié)同處理功能。在MIMO、Turbo碼的處理上面，F(xiàn)PGA能夠提供更快的硬件加速功能。另外，用戶無論選擇自己開發(fā)還是購買現(xiàn)成的方案，都可以通過FPGA平臺高效完成商用目標。而且，由于FPGA具有可編程能力，它可以非常靈活地完成演進標準所規(guī)定的任務和目標。
支持下一代通信標準的基站對FPGA的處理能力提出了更高的要求，包括更高的接口速率，更高的數(shù)據(jù)吞吐率以及更低的功耗。
Altera方案的優(yōu)勢在于其產(chǎn)品的技術領導力。例如，基于
40nm的StratixRIV和ArriaRIIGX器件
系列可以滿足下一代標準提出的高要求。StratixRIV是基帶處理單元的理想選擇。StratixRIV中已經(jīng)量產(chǎn)的EP4SGX
230包含了23萬個邏輯單元、1288個18×18DSP乘法器、14Mb嵌入式存儲器以及
48個基于
