基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計
0前言
隨著計算機(jī)和半導(dǎo)體技術(shù)的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進(jìn)步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實(shí)現(xiàn)，系統(tǒng)體積較大、調(diào)試?yán)щy、不易修改。隨著半導(dǎo)體技術(shù)的進(jìn)一步發(fā)展及大規(guī)模集成電路的廣泛應(yīng)用，ARM具有體積小、功耗低、數(shù)據(jù)處理能力強(qiáng)等特性，PLD能夠滿足LED大屏幕系統(tǒng)高速圖像數(shù)據(jù)傳輸對速度的要求且設(shè)計靈活。鑒于此，本設(shè)計采用ARM+RAM+FPGA方案，解決了系統(tǒng)的運(yùn)行速度、尋址能力和功耗等問題，從而支持更大可視區(qū)域的穩(wěn)定顯示，存儲更多的顯示內(nèi)容。
1系統(tǒng)組成及原理
該系統(tǒng)主要由PC機(jī)、顯示控制電路和LED顯示屏3部分構(gòu)成，如圖1所示。
PC機(jī)在控制中作為上位機(jī)，用于后級下位機(jī)ARM的控制和管理。上位計算機(jī)主要用于人機(jī)交互，完成對顯示控制電路的顯示數(shù)據(jù)發(fā)送以及設(shè)置LED顯示屏的顯示效果。用戶在上位機(jī)上通過控制軟件將編輯好的文字圖片信息和相應(yīng)的控制命令通過串行通信傳輸至系統(tǒng)的控制電路部分，LED顯示屏即可根據(jù)用戶選擇的方式循環(huán)顯示用戶編輯好的文字和圖片，該系統(tǒng)還具有脫機(jī)顯示的功能，用戶將顯示的內(nèi)容傳送至顯示控制電路部分后，上位計算機(jī)就可以不再介入顯示的過程，顯示系統(tǒng)可以根據(jù)用戶設(shè)定的模式顯示所要顯示的信息內(nèi)容。數(shù)據(jù)轉(zhuǎn)換信號控制部分采用ARM實(shí)現(xiàn)，LED顯示屏的掃描驅(qū)動電路采用FPGA來完成。上位機(jī)與下位機(jī)之間的通信采用標(biāo)準(zhǔn)的RS232／RS485計算機(jī)數(shù)據(jù)串行通信方式，它們相對獨(dú)立，但相互間協(xié)調(diào)工作。顯示屏以LED為像素，由LED點(diǎn)陣顯示單元拼接而成的，本設(shè)計的顯示屏為16行×256列，采用640×480點(diǎn)陣結(jié)構(gòu)。
2系統(tǒng)硬件設(shè)計
2.1顯示控制電路
顯示控制電路系統(tǒng)的重要部分，主要由輸入接口電路、數(shù)據(jù)轉(zhuǎn)換及信號控制電路、掃描驅(qū)動電路組成，如圖2所示。
當(dāng)顯示屏做得越大，即屏幕的點(diǎn)陣越多，向顯示屏發(fā)送的數(shù)據(jù)就越多，數(shù)據(jù)傳輸與控制的時間也會增加，完成一屏掃描的時間會越長。因此，在設(shè)計中必須考慮這個因素。滿足這一要求，關(guān)鍵在于提高程序的執(zhí)行速度，可以選擇更快的CPU或數(shù)字信號處理芯片ARM。本設(shè)計采用基于ARM的32位嵌入式RISC為處理器，S3C4510B是完全可以勝任的，該微處理器的速度較高，而且存儲容量較大。
上位機(jī)通過串口經(jīng)過RS232／RS485轉(zhuǎn)換器將指令集發(fā)送給ARM微處理器，ARM微處理器把接收到的指令集放入外部的FLASH中保存，斷電后內(nèi)容不丟失，同時ARM外部擴(kuò)展兩片SRAM用于存放快速運(yùn)算的數(shù)據(jù)，光
