Synopsys助珠海炬力節(jié)省90％測試成本
全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化（EDA）軟件工具領(lǐng)先廠商Synopsys宣布,珠海炬力集成電路設(shè)計(jì)有限公司（簡稱珠海炬力）已采用Synopsys DFT MAX掃描壓縮自動(dòng)化解決方案實(shí)現(xiàn)其0.13微米系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì),使測試設(shè)備相關(guān)成本降低了90％。DFT MAX通過片上掃描數(shù)據(jù)壓縮,可顯著減少高質(zhì)量制造測試所需的測試時(shí)間和測試數(shù)據(jù)量。
珠海炬力首席技術(shù)官李邵川表示：“作為便攜式多媒體播放器（PMP）SoC的領(lǐng)先供應(yīng)商,我們的產(chǎn)品設(shè)計(jì)廣泛應(yīng)用于遍布世界各地的便攜式消費(fèi)電子">消費(fèi)電子產(chǎn)品中。因此,我們的設(shè)計(jì)團(tuán)隊(duì)需要易于使用而成熟的壓縮解決方案,可以降低我們下一代PMP SoC的測試成本。DFT MAX可與Synopsys Galaxy?設(shè)計(jì)平臺(tái)流程實(shí)現(xiàn)緊密集成,使得我們迅速將之應(yīng)用于百萬門級(jí)的設(shè)計(jì)當(dāng)中。只需另加500個(gè)門,DFT MAX便可實(shí)現(xiàn)90％以上的壓縮率。正是基于以上考慮,我們最終決定在未來的SoC設(shè)計(jì)中采用DFT MAX�！�
標(biāo)準(zhǔn)的stuck-at測試樣本在檢測許多時(shí)間敏感性缺陷時(shí)不夠有效,因此半導(dǎo)體公司正在采用轉(zhuǎn)移延遲測試來發(fā)現(xiàn)0.13微米及以下工藝的缺陷。隨著設(shè)計(jì)的復(fù)雜程度的增加,利用兩種測試方法使測試一個(gè)器件所需的測試圖形的總量劇增。樣本數(shù)量和每個(gè)樣本測試數(shù)據(jù)量的膨脹,增加了每個(gè)器件所需的測試時(shí)間,形成了生產(chǎn)測試瓶頸。DFT MAX可自動(dòng)執(zhí)行片上壓縮,不僅可顯著降低測試數(shù)據(jù)量和測試應(yīng)用時(shí)間,同時(shí)也可將對(duì)硅片面積影響降至最低。
Synopsys設(shè)計(jì)產(chǎn)品集團(tuán)(Implementation Group)測試產(chǎn)品部營銷總監(jiān)Graham Etchells表示：“珠海炬力決定采用DFT MAX以助其實(shí)現(xiàn)質(zhì)量和成本目標(biāo),是對(duì)Synopsys Galaxy 測試解決方案效益的有效認(rèn)可。像珠海炬力這樣的半導(dǎo)體公司需要的是一個(gè)快速降低納米設(shè)計(jì)測試成本的方法。DFT MAX壓縮解決方案可以在不影響下游物理設(shè)計(jì)流程的同時(shí),顯著減少測試數(shù)據(jù)量,縮短應(yīng)用時(shí)間和成本�！�
使用DFT MAX無需測試壓縮技術(shù)領(lǐng)域的專業(yè)技能。其僅適用于門唯一的適應(yīng)性掃描架構(gòu)是現(xiàn)有解決方案中最面積有效的方案。適應(yīng)性掃描架構(gòu)不使用復(fù)雜的順序狀態(tài)機(jī)進(jìn)行壓縮/解壓縮,可以分散整個(gè)設(shè)計(jì)的測試邏輯,從而緩解布線擁塞并降低硅片面積成本。DFT MAX產(chǎn)品與Synopsys Galaxy Design Platform可以實(shí)現(xiàn)無縫連接,對(duì)可預(yù)測結(jié)果的時(shí)間影響微乎其微
