保證采樣時(shí)鐘具有低的相位噪聲
保證采樣時(shí)鐘具有低的相位噪聲,當(dāng)在你的微處理器或數(shù)字信號(hào)處理器中不能使用晶體振蕩器電路作為采樣時(shí)鐘源。在晶體振蕩器電路中盡可能不使用邏輯門電路。晶體振蕩器通常是用邏輯門過(guò)激勵(lì)晶體構(gòu) 成的，這不僅對(duì)長(zhǎng)期穩(wěn)定性沒有好處，而且會(huì)引入比一個(gè)簡(jiǎn)單的晶體管振蕩器還壞的相位噪聲 。另外來(lái)自處理器的數(shù)字噪聲，或者從集成封裝的其它門電路來(lái)的數(shù)字噪聲(假設(shè)邏輯門用作振蕩器)將作為相位噪聲出現(xiàn)在振蕩器輸出端。
在理想情況下，可使用一只晶體管或場(chǎng)效應(yīng)管作為晶體振蕩器和具有一個(gè)邏輯門的緩沖器。這個(gè)邏輯門和振蕩器本身具有去耦極好的電源。集成封裝的門電路將不被采用，因?yàn)閬?lái)自那里的邏輯噪聲將對(duì)信號(hào)相位調(diào)制(它們可以用在直流場(chǎng)合，但不能用于快速開關(guān)狀態(tài))。 假如在晶體振蕩器和各種模數(shù)轉(zhuǎn)換器的采樣時(shí)鐘輸入端之間有一個(gè)分頻器，要使這個(gè)分頻器的電源與系統(tǒng)邏輯分別進(jìn)行去耦，以使電源噪聲避開相位調(diào)制時(shí)鐘。 采樣時(shí)鐘電源線應(yīng)遠(yuǎn)離所有的邏輯信號(hào)線以防止來(lái)自引入的相位噪聲干擾。同時(shí)它還應(yīng)遠(yuǎn)離低電平模擬信號(hào)線，以免使之惡化。
