選擇和表征鎖相環(huán)在定時和相位控制中的應(yīng)用
鎖相環(huán)(PLL)廣泛應(yīng)用于無線通信,在基站中的主要用途是為發(fā)射器和接收器中的上變頻和下變頻電路提供一個穩(wěn)定的、低噪聲的射頻(RF)本地振蕩器(LO)。鑒于PLL本身的性能,它還可以用于控制其他許多電路中時鐘信號的定時,而且在某些應(yīng)用中,如果使用得當可以代替價格較貴的定時芯片。
大多數(shù)高速數(shù)字電路的設(shè)計工程師會在注重相位的應(yīng)用中選擇很貴的定時芯片,因為通常都是對限定頻率范圍(通常是適合SONET/SDH頻率的線路速率)粗略地表征定時指標。相比之下,PLL器件通常覆蓋了很寬的頻率范圍,而且在相位控制或定時應(yīng)用方面通常沒有具體的規(guī)定。部分原因是由于采用無限多的輸入和輸出頻率,而且對它們進行多種可能的倍頻和分頻比的組合。因此其相位延時特性很少有人研究,而且在PLL技術(shù)資料上幾乎從來沒有發(fā)表過。下面推薦了適合各種特定應(yīng)用的PLL器件的特性,因為不同的應(yīng)用需要不同的配置和需求,這可能會提供不同的結(jié)果。為此,本文將介紹在特別注重相位控制的應(yīng)用中為表征PLL器件性能所采用的大量研究和實驗的方法和結(jié)果。
兩個不同器件之間的相時延
PLL的初始特性包括用相同參考時鐘驅(qū)動的兩個PLL器件的兩個壓控振蕩器(VCO)輸出信號之間的相位滯后的分析。這樣做是因為如果不同器件的Ref到RF的傳播延時偏差很大而且不可預(yù)知的話,由此得出結(jié)論在相位控制應(yīng)用中采用PLL器件實際上是受限制的。最簡單的配置就是采用PLL和外置的VCXO。低頻的PLL可以采用ADI的ADF4001,對于ADF4001,參考(R)和反饋(N)分頻系數(shù)都設(shè)為1。這樣實際上就意味著PLL可以用作時鐘清除電路,這時PLL器件的一種常見應(yīng)用,電路連接如圖1所示。
圖1 相時延電路設(shè)置
為了確保兩個器件的參考計數(shù)器在盡可能多地相同時間里進行時鐘控制,需要采用一種低噪聲、短上升時間的方波。為了獲得這樣的方波,采用一種高頻的分頻器將984.04 MHz的正弦波經(jīng)過16分頻,輸出一個61.44 MHz的高轉(zhuǎn)換速率的方波。特別重要的一點是保證通過每個PLL的信號從分路器到各器件Refin引腳的傳輸距離應(yīng)該完全相同。這樣才能保證時鐘脈沖以完全相同的時序?qū)蓚�器件嚴格定時。更進一步的考慮就是確保兩個PLL器件的計數(shù)器都在同一時刻復位�？梢韵葘㈩A(yù)設(shè)的內(nèi)容寫入PLL寄存器,然后同時將兩器件的片選(CE)置成高電平以啟動兩顆芯片完成同時復位。這項功能也可以采用軟件的計數(shù)器復位功能來實現(xiàn)。
為了保證測量的精度,采用了有源的示波器探頭(P6243)和一個高頻數(shù)字示波器(TDS3054)。這樣,在很大程度上保持了方波的形狀而且有助于兩個波形之間的比較。在示波器上顯示的波形示出了兩個幾乎完全相同的輸出信號之間有60 ps的偏差。
