Cadence設(shè)計(jì)系統(tǒng)公司推出了UniversalVerificationComponents(UVCs)。它是可復(fù)用驗(yàn)證IP（VIP）的一個(gè)新產(chǎn)品,能將兼容性管理和多語(yǔ)言的靈活性與基于模擬的測(cè)試環(huán)境先進(jìn)技術(shù)相集成。UVC能降低質(zhì)量和進(jìn)度延遲的風(fēng)險(xiǎn),以及對(duì)特殊協(xié)議專業(yè)技術(shù)的要求。這使得設(shè)計(jì)公司能將精力集中在自己的核心商業(yè)價(jià)值上－設(shè)計(jì)差異化。全新的Cadence®驗(yàn)證組件IP包括一個(gè)獨(dú)特的可執(zhí)行驗(yàn)證計(jì)劃（vPlan）,用以驅(qū)動(dòng)驗(yàn)證過(guò)程的管理并自動(dòng)檢驗(yàn)協(xié)議的兼容性。
Cadence設(shè)計(jì)系統(tǒng)公司推出了Universal Verification Components(
UVCs)。它是可復(fù)用驗(yàn)證
IP（
VIP）的一個(gè)新產(chǎn)品,能將兼容性管理和多語(yǔ)言的靈活性與基于模擬的測(cè)試環(huán)境先進(jìn)
技術(shù)相集成。UVC能降低質(zhì)量和進(jìn)度延遲的風(fēng)險(xiǎn),以及對(duì)特殊協(xié)議專業(yè)技術(shù)的要求。這使得設(shè)計(jì)公司能將精力集中在自己的核心商業(yè)價(jià)值上－設(shè)計(jì)差異化。
全新的Cadence&
reg;驗(yàn)證組件IP包括一個(gè)獨(dú)特的可執(zhí)行驗(yàn)證計(jì)劃（vPlan）,用以驅(qū)動(dòng)驗(yàn)證過(guò)程的管理并自動(dòng)檢驗(yàn)協(xié)議的兼容性。此外,UVC是業(yè)界唯一的對(duì)IEEE支持的所有標(biāo)準(zhǔn)語(yǔ)言提供支持的VIP, 包括用于測(cè)試環(huán)境的SystemVerilog 和e,以及用于設(shè)計(jì)的SystemC、VHDL和ystemVerilog。
Cadence將推出客戶最需要的用于協(xié)議的UVC,如ARM公司的AMBA
AHB和AXI、
PCI Express、以太網(wǎng)和
USB等。 UVC擴(kuò)展了Cadence公司現(xiàn)有的測(cè)試環(huán)境驗(yàn)證IP技術(shù)組合。每一個(gè)UVC都針對(duì)協(xié)議規(guī)范經(jīng)過(guò)預(yù)先驗(yàn)證,并基于Cadence被業(yè)界肯定的能實(shí)現(xiàn)“即插即用”的Plan-to-Closure 方法學(xué)。借助這種新一代的VIP,客戶可以使用高度集成的設(shè)計(jì)方法學(xué),極大地縮短設(shè)計(jì)周期,簡(jiǎn)化
模塊、芯片和系統(tǒng)級(jí)驗(yàn)證環(huán)境的使用。憑借強(qiáng)大的技術(shù)組合、設(shè)計(jì)方法學(xué)和基于工藝自動(dòng)化的性能,UVC提供一個(gè)可靠的多語(yǔ)言解決方案,使每一位設(shè)計(jì)師或驗(yàn)證師從中受益。
