寬范圍高穩(wěn)晶振頻率穩(wěn)定度測試系統(tǒng)的設(shè)計(jì)
0 引 言
高穩(wěn)定度石英晶體諧振器(簡稱高穩(wěn)晶振)是廣泛應(yīng)用于通訊、電子對抗、數(shù)傳電臺(tái)、計(jì)算機(jī)等電子信息產(chǎn)品的重要器件。高穩(wěn)晶振的指標(biāo)直接影響產(chǎn)品的可靠性，因此如何檢測其性能是非常重要的。
代表性測量儀器是頻穩(wěn)測試系統(tǒng)(誤差倍增器+多路開關(guān))。其原理是將被測頻率源的頻率起伏△f進(jìn)行倍頻，然后再用頻率計(jì)數(shù)器進(jìn)行測頻來計(jì)算準(zhǔn)確度、老化率、日波動(dòng)等指標(biāo)。在頻穩(wěn)測試系統(tǒng)的設(shè)計(jì)中，信號(hào)源是一個(gè)重要的組成部分。其作用為產(chǎn)生高性能的輸出頻率(1～100 MHz)可設(shè)定的鐘信號(hào)，與被測晶振的信號(hào)進(jìn)行混頻，輸出差值在倍頻環(huán)的范圍內(nèi)。目前，它廣泛應(yīng)用于信號(hào)源設(shè)計(jì)的直接數(shù)字頻率合成(DDS)技術(shù)，具有輸出頻率范圍寬，分辨力高，相位噪聲低，易于實(shí)現(xiàn)等優(yōu)點(diǎn)；其次，對于高分辨力頻率計(jì)數(shù)器，在同等條件下，頻率分辨高一位，倍增環(huán)路可少一路。經(jīng)比較分析，選擇以DDS技術(shù)為核心，采用AVR單片機(jī)和CPLD作為控制系統(tǒng)，可適時(shí)控制、計(jì)算、處理，并與上微機(jī)相連，完成多路檢測、分析、繪制狀態(tài)圖等工作。
1 頻率誤差倍增法測頻的基本原理
設(shè)Fr為標(biāo)準(zhǔn)鐘(銣原子鐘)頻率，被測頻率Fx=Fr+△f。通過第一級(jí)倍增得到Fr+m△f，通過第二級(jí)倍增得到Fr+m2△f……，通過n級(jí)倍增，則有：
一般m=10，n=1，2，3，4，由于受倍頻器本底噪聲的影響，最高n=5級(jí)。頻差倍增最大達(dá)10-5。
由式(1)可知，頻穩(wěn)測試系統(tǒng)只對接近標(biāo)準(zhǔn)鐘輸出頻率的被測信號(hào)進(jìn)行測量。因此，需要研制高性能的新一代測試系統(tǒng)，檢測高穩(wěn)晶振生產(chǎn)的質(zhì)量。
2 測試系統(tǒng)的設(shè)計(jì)
2．1 信號(hào)源設(shè)計(jì)
DDS是繼直接頻率合成和間接頻率合成之后，發(fā)展起來的新的頻率合成技術(shù)。它通過系統(tǒng)時(shí)鐘脈沖驅(qū)動(dòng)來讀取預(yù)先存儲(chǔ)的波形數(shù)據(jù)，經(jīng)D／A數(shù)模轉(zhuǎn)換器和低通濾波(九階橢圓濾波器)輸出后得到所需的信號(hào)，通過改變頻率控制字的內(nèi)容來實(shí)現(xiàn)不同頻率的輸出。DDS技術(shù)具有高的頻率和相位分辨力，輸出頻率范圍寬，輸出信號(hào)的相位連續(xù)，相位噪聲低。
可選用ADI公司的AD9852作為標(biāo)準(zhǔn)鐘的核心部分，銣原子鐘提供其工作時(shí)鐘。采用AVR(ATmega128)單片機(jī)和MAXⅡ(EPT240)可編程器件對其進(jìn)行控制，實(shí)現(xiàn)了頻率和相位可調(diào)，輸出頻率范圍為1～100MHz的信號(hào)源，其框圖如圖1所示。
在制作中，需要考慮高低頻干擾、信號(hào)的插入損耗與接觸電阻，并用軟件對橢圓濾波器電路進(jìn)行仿真。用HP頻譜分析儀進(jìn)行測試，達(dá)到了設(shè)計(jì)的要求。
2．2 高分辨力頻率計(jì)數(shù)器
采用倒數(shù)測量技術(shù)原理+模擬內(nèi)插技術(shù)完成設(shè)計(jì)，時(shí)間分辨力為1 ns；頻率分辨力為1×10-9／1 s。時(shí)序圖如圖2所示。
