基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計
王韶輝,史儀凱,王丹
引言
聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列,實時接收和采集來自于材料缺陷的聲發(fā)射信號,進(jìn)而通過對這些聲發(fā)射信號的識別、判斷和分析來對材料損傷缺陷進(jìn)行檢測研究并對構(gòu)件強(qiáng)度、損傷、壽命等進(jìn)行分析和研究。
在實際的構(gòu)件檢測中,現(xiàn)場聲源信號通常是在100～800 kHz之間的微弱高頻信號,而且材料損傷檢測、聲發(fā)射源定位往往需要多個傳感器形成傳感器陣列,而聲發(fā)射信號的數(shù)據(jù)傳輸系統(tǒng)必須達(dá)到640 Mbps以上的數(shù)據(jù)傳輸能力;并應(yīng)具有應(yīng)付突發(fā)或長時間數(shù)據(jù)接收和存儲能力。本文就是利用CPLD來實現(xiàn)對聲發(fā)射信號的采集,從而有效解決了數(shù)據(jù)的實時傳輸和存儲問題。
1 系統(tǒng)方案設(shè)計
本方案采用FIFO存儲器構(gòu)成外部大容量數(shù)據(jù)緩沖區(qū),而使用PCI總線的DMA傳輸方式與微機(jī)進(jìn)行高速數(shù)據(jù)傳輸�，F(xiàn)場聲發(fā)射信號經(jīng)過AD轉(zhuǎn)換和驅(qū)動電路驅(qū)動后進(jìn)入PCI板卡,然后將部分?jǐn)?shù)據(jù)鎖存,同時將并行信號轉(zhuǎn)換為串并行信號,通過CPLD控制邏輯電路存入FIFO。當(dāng)FIFO存儲器中的數(shù)據(jù)到達(dá)一定狀態(tài)時,CPLD控制邏輯會產(chǎn)生中斷信號給PCI9054總線控制器,之后由后者啟動DMA傳輸將數(shù)據(jù)傳人計算機(jī)內(nèi)存中。DMA傳輸完成后,PCI9054產(chǎn)生通道中斷,并由計算機(jī)將數(shù)據(jù)從內(nèi)存取出存入硬盤。該數(shù)據(jù)存儲傳輸模塊的總體框圖如圖1所示。
2 FIFO數(shù)據(jù)存儲電路設(shè)計
FIFO是一個先人先出的雙口緩沖器,為保證整個系統(tǒng)正常工作,FIFO存儲器允許系統(tǒng)進(jìn)行DMA操作,以提高數(shù)據(jù)的傳輸速度。否則,數(shù)據(jù)傳輸將達(dá)不到傳輸要求,而且會大大增加CPU的負(fù)擔(dān),甚至無法同時完成數(shù)據(jù)的存儲。
本設(shè)計在數(shù)據(jù)傳輸系統(tǒng)中采用了六片IDT72281芯片來緩存數(shù)據(jù),并將其分成兩組,其中由三片F(xiàn)IFO進(jìn)行字寬擴(kuò)展,圖2所示是其緩存?zhèn)鬏斒疽鈭D。按照這種設(shè)計,其字寬可達(dá)27位,可以傳輸24位數(shù)據(jù)和兩個OTR位。
3 CPLD邏輯控制
本系統(tǒng)中由于要對高速信號進(jìn)行處理,因此,對控制信號的時序要求比較嚴(yán)格。在控制芯片的選擇上要盡量選用時延小、速度快的芯片。本設(shè)計采用美國Altera公司的MAX7000S系列可編程邏輯器件EPM7128SLC84-15,并采用MAX+PlusⅡ來完成系
